CS265568B1 - Arrangement for memory signalization of failures during water turbine control - Google Patents

Description

Vynález se týká zapojení pro pamětovou signalizaci poruch při provozu a testování vodní turbiny a jejího příslušenství.

Při provozu vodních turbin se snímají důležité fyzikální veličiny na turbině a jejím příslušenství. Snímají se tlaky, teploty a průtoky kapalin. Pokud se hodnoty snímaných fyzikálních veličin nedrží v dovoleném rozsahu, vysílají příslušná čidla poruchové signály. Nebezpečné poruchy, které by při delším trvání měly za následek těžké poškození stroje je třeba zaznamenat a odstavit stroj z provozu. Pro pozdější rozbor důvodu poruchového odstavení stroje je třeba zaznamenat Časově první došlou poruchu, která byla příčinou odstavení stroje. Jsou známé obvody pro záznam signálů z poruchových čidel. Hlavní součástí těchto obvodů jsou pomocná relé s mechanickou pamětí. -Nevýhodou pomocných relé s mechanickou pamětí jsou velké rozměry, což má za následek při větším počtu sledovaných poruchových míst značnou objemovou náročnost. Tato nevýhoda se navíc projevuje tím, že každé relé musí mít 1 vlastní tlačítko k výmazu mechanické paměti. Tato zapojení neumožňují zjistit jednoduchým způsobem, který poruchový signál došel časově jako první, pro rozbor vzniku poruchy. Další nevýhodou je, že při testování obvodů pro pamětovou indikaci poruch je třeba po simulaci poruch ve všech sledovaných místech zrušit mechanický záznam z pamětí. Výmaz každé mechanické paměti se provádí odděleně, což prodlužuje testování.

Tyto nedostatky odstraňuje zapojení pro pamětovou signalizaci poruch při řízení vodních turbin, podle vynálezu. Podstata vynálezu spočívá v tom, že každá první až n-tá poruchová svorka zapojení je spojena se signálovým vstupem přiřazené první paměti prvního až n-tého poruchového signálu a se signálovým vstupem přiřazené paměti prvního až n-tého poruchového signálu. Výmazový vstup druhé paměti prvního až n-tého poruchového signálu je spojen s výmazovým vstupem první paměti prvního až n-tého poruchového signálu a s výmazovou svorkou zapojení. První blokovací svorka zapojení je spojena s blokovacím vstupem druhé paměti prvního až n-tého poruchového signálu, jejíž výstup je spojen s přímým vstupem přiřazeného přerušovacího ovládače. Výstup každého přerušovacího ovladače je spojen s přerušovacím vstupem přiřazeného prvního až n-tého ovladače, jehož výstup je spojen s přiřazeným prvním až n-tým indikátorem. Výstup první paměti prvního až n-tého poruchového signálu je spojen se signálovým vstupem přiřazeného prvního až n-tého přímého ovladače. Přerušovací vstup prvního až n-tého ovladače .je spojen s přerušovací svorkou zapojení.

Výhodou uspořádání podle vynálezu je, že zastavěný prostor je nejméně o jeden řád menší Není třeba vyrábět speciální rozvaděče pro pomocná relé s mechanickou pamětí. Zapojení může být součástí elektrického regulátoru turbiny. Zapojení může odlišit první časově došlý poruchový signál, například přerušovanou funkcí indikátoru, například přerušovaným světlem u nejdříve došlého poruchového signálu a stálým světlem u později došlých poruchových signá lů. Zapojení umožňuje při testování pamětové indikace poruch provádět současný výmaz všech pamětí jedním ovládacím prvkem. Tím se zkracuje nejméně o jeden řád doba testování a zjedno duší se činnost obsluhy.

Příklad uspořádání podle vynálezu je znázorněn schematicky na připojeném výkrese.

Počet jednotlivých obvodů pro poruchovou signalizaci se řídí počtem čidel umístěných na turbině a jejím příslušenství. Neméně to budou dva obvody a předpokládá se, že počet n bude menší než 30. V každém obvodu je dvojice pamětí, dvojice ovladačů a indikátor poruchového signálu.

Jednotlivé bloky zapojení je možno charakterizovat takto. Každá první pamět 12/ 21 až nl je vytvořena ze tří dvouvstupových hradel.

Slouží k pamětové indikaci došlého poruchového signálu. Každá druhá pamět je vytvořena ze tří dvouvstupových hradel. Slouží k pamětové indikaci a zaznamenání časově prvního došlé ho poruchového signálu.

Každý přímý ovladač £3, 23 až n3 je dvouvstupové hradlo pro vytvoření negovaného logického součinu. Slouží k přímému ovládání přiřazeného indikátoru.

Každý přerušovací ovladač 12, 24 až n4 je dvouvstupové hradlo pro vytvoření negovaného logického součinu. Slouží k ovládání přiřazeného přímého ovladače přerušovaným signálem při časově prvním došlém poruchovém signálu.

Každý indikátor £5, 25 až n5 je LED dioda. Slouží k indikaci časově prvního došlého poruchového signálu přerušovaným svitem a časově následujících poruchových signálů stálým svitem. Logický blok 01 je společný pro všechny obvody a slouží k blokování všech druhých pamětí, na které nedošel časově první poruchový signál.

Logický blok 01 je vytvořen z jednoho vícevstupového hradla k vytvoření negovaného logického součtu. Slouží k vytváření blokovacího signálu pro blokování všech druhých pamětí na které nepřišel časově první poruchový signál.

Zapojení jednotlivých bloků je provedeno takto.

První poruchová svorka 16 zapojení je spojena se signálovým vstupem 111 první paměti 11 prvního poruchového signálu a se signálovým vstupem 121 druhé paměti 12 prvního poruchového signálu. Druhá poruchová svorka 20 zapojení je spojena se signálovým vstupem 211 první paměti 21 druhého poruchového signálu a se signálovým vstupem 221 druhé paměti 22 druhého poruchového signálu. N-tá poruchová svorka n6 zapojení je spojena se signálovým vstupem nll první paměti nl n-tého poruchového signálu a se signálovým vstupem n21 druhé paměti n2 n-tého poruchového signálu. Výmazová svorka 02 zapojení je spojena s výmazovým vstupem 112 první paměti 11 prvního poruchového signálu, s výmazovým vstupem 122 druhé paměti 12 prvního poruchového signálu, a výmazovým vstupem 212 první paměti 21 druhého poruchového signálu, s výmazovým vstupem 222 druhé paměti 22 druhého poruchového signálu, až s výmazovým vstupem n!2 první paměti nl n-tého poruchového signálu a s výmazovým vstupem n22 druhé paměti n2 n-tého poruchového signálu. Druhá blokovací svorka 05 zapojení je spojena s blokovacím vstupem 123 druhé paměti £2 prvního poruchového signálu, s blokovacím vstupem 223 druhé paměti 22 poruchového signálu a s blokovacím vstupem n23 druhé paměti n2 n-tého poruchového signálu. Výstup 113 první paměti 11 prvního poruchového signálu je spojen se signálovým vstupem 131 prvního přímého ovladače £3. Výstup 124 druhé paměti 12 prvního poruchového signálu je spojen s přímým vstupem 141 prvního přerušovacího ovladače £4. Výstup 213 první paměti 21 druhého poruchového signálu je spojen se signálovým vstupem 231 druhého přímého ovladače 23. Výstup 224 druhé paměti 22 druhého poruchového signálu je spojen s přímým vstupem 241 druhého přerušovacího ovladače 24. Výstup n!3 první paměti n-tého poruchového signálu je spojen se signálovým vstupem n31 n-tého přímého ovladače n3. Výstup n24 druhé paměti n2 n-tého poruchového signálu je spojen s přímým vstupem n41 n-tého přerušovacího ovladače n4. Přerušovací svorka 03 zapojení je spojena s přerušovacím vstupem 142 prvního přerušovacího ovladače £4, s přerušovacím vstupem 242 druhého přerušovacího ovladače 2_4 až s přerušovacím vstupem n42 n-tého přerušovacího ovladače n4. Výstup 143 prvního přerušovacího ovladače 14 je spojen s přerušovacím vstupem 132 prvního přímého ovladače £3. Výstup 243 druhého přerušovacího ovladače 24 je spojen s přerušovacím vstupem 232 druhého přímého ovladače 2_3. Výstup n43 n-tého přerušovacího ovladače n4 je spojen s přerušovacím vstupem n32 n-tého přímého ovladače n3. Výstup 133 prvního přímého ovladače 13 je spojen s prvním indikátorem £5. Výstup 233 druhého přímého ovladače 23 je spojen se druhým indikátorem 25. Výstup n33 n-tého přímého ovladače n3 je spojen s n-tým indikátorem n5.

Zapojení pracuje takto: při příchodu dvou poruchových signálů z nichž časově první přichází na příklad na první poruchovou svorku 16 a následující poruchový signál, přichází na druhou poruchovou svorku 26 zapojení. Časově první došlý poruchový signál na první poruchové svorce 16 zapojení se zaznamená přes signálový vstup 111 do první paměti 11 prvního poruchového signálu a současně se zaznamená přes signálový vstup 121 do druhé paměti 12 prvního poruchového signálu. Z výstupu 113 první paměti 11 prvního poruchového signálu přechází poruchový signál na signálový vstup 131 prvního přímého ovladače 13. Současně výstupní signál z výstupu 124 druhé paměti 12 prvního poruchového signálu přechází na přímý vstup 141 prvního přerušovacího ovladače 14. Na přerušovací svorku 03 zapojení přichází z generátoru, který není na výkrese znázorněn, přerušovaný signál. Z přerušovací svorky 03 zapojení přechází přerušovaný signál na přerušovací vstupy 142, 242 až n42 všech přerušovacích ovladačů 14, 224 až n4. Protože je signál na přímém vstupu 141 prvního přerušovacího ovladače 14 i na jeho přerušovacím vstupu 142, propouští první přerušovací ovladač 14 signál z přerušovací svorky 03 zapojení na přerušovací vstup 132 prvního ovladače 13. Protože je signál na signálovém vstupu 131 prvního přímého ovladače 13 i na jeho přerušovacím vstupu 132, propouští první přímý ovladač 13 přerušovaný signál přes svůj výstup 133 na první indikátor 15. První indikátor 15 svítí přerušovaným světlem, čímž signalizuje, že na první poruchovou svorku 16 zapojení došel časově první poruchový signál. Současně s vybuzením výstupu.124 druhé paměti 12 prvního poruchového signálu vzniká blokovací signál. Blokovací signál přechází do logického bloku 01 (zapojení není znázorněno) a tímto signálem se zablokují bud přímo, tj. spojením první blokovací svorky 04 zapojení s jeho druhou blokovací svorkou 05, blokovací vstupy 223 až n23 všech druhých pamětí 22 až n2, na které nepřišel jako časově první poruchový signál. Pokud by časově první poruchový signál došel na jinou než první poruchovou svorku zapojení, potom by činnost obou pamětí i obqu ovladačů probíhala stejným způsobem. Přerušovaně by svítil odpovídající indikátor a blokovaly by se všechny ostatní druhé paměti.

Zablokování blokovacích vstupů 223 až n23 všech druhých pamětí 22 až n2, na které nepřišel jako časově první poruchový signál, může být provedeno též nepřímo, tj. že mezi první blokovací svorkou 04 zapojení a jeho druhou blokovací svorkou 05 se zařadí další ovládací blok, který není znázorněn na výkrese. Když přijde časově následující poruchový signál, například na druhou signálovou svorku 26 zapojení, potom tento signál přechází na signálový vstup 2i 1 první paměti 21 druhého poruchového signálu a na si<fnálový vstup 221 druhé paměti 22 druhého poruchového signálu. Protože je druhá pamět 22 druhého poruchového signálu zablokovaná blokovacím signálem na jejím vstupu 223, zaznamená se poruchový signál pouze v první paměti druhé poruchy. Signál z výstupu 213 první paměti 21 druhé poruchy vybudí signálový vstup 231 druhého přímého ovladače 23 a přes jeho výstup 233 se přenáší na druhý indikátor 25, který svítí stálým nepřerušovaným světlem.

Pokud by na kterýkoliv další poruchovou svorku přišel další poruchový signál, vybudil by se příslušný indikátor a svítil by nepřerušovaným světlem. Takže indikátor, kam došel časově první poruchový signál, svítí přerušovaným svitem a-indikátory, kam dojdou časově následující poruchové signály, svítí stálým svitem, i když je turbina a její příslušenství v důsledku vzniklé poruchy odstavena z činnosti. Podle charakteru poruch obsluha při rozboru posuzuje, co bylo příčinou poruchy a co bylo následkem. Po odstranění poruch se přivede výmazový signál na výmazovou svorku 02 zapojení, čímž se záznamy o poruchách ve všech pamětech vymažou. Zapojení je připraveno pro záznam dalších poruchových signálů. Při testování se přivádějí na jednotlivé poruchové vstupy 16, 26 až n6 simulované poruchové signály a funkce zapojení je stejná. V tomto případě se nejvíce uplatní výhoda společného výmazu všech pamětí jedním ovladačem. Vynálezu se využije při řízení vodních turbin.

Claims (1)

1. Zapojení pro paměĚovou signalizaci poruch při řízení vodních turbin, vyznačující se tím, že každá první až n-tá poruchová svorka (16, 26 až n6) zapojeni je spojena se signálovým vstupem (111, 211 až nll) přiřazené první paměti (11, 21 až nl) prvního až n-tého poruchového signálu a se signálovým vstupem (121, 221 až n21) přiřazené druhé paměti (12, 22 až n2) prvního až n-tého poruchového signálu, jejíž výmazový vstup (122, 222 až n22) je spojen s výmazovým vstupem (112, 212 až nl2) první paměti (11, 21 až nl) prvního až n-tého poruchového signálu a s výmazovou svorkou (02) zapojení, jehož druhá blokovací svorka (05) je spojena s blokovacím vstupem (123, 223 až n23) druhé paměti (12, 22 až n2) prvního až n-tého poruchového signálu, jejíž výstup (124, 224 až n24) je spojen s přímým vstupem (141, 241 až n41) přiřazeného prvního až n-tého přerušovacího ovladače (14, 24 až n4), jehož výstup (143, 243 až n43) je spojen s přerušovacím vstupem (132, 232 až n32) přiřazeného prvního až n-tého přímého ovladače (13, 23 až n3), jehož výstup (133, 233 až n33) je spojen s přiřazeným prvním až n-tým indikátorem (15, 25 až n5), přičemž výstup (113, 213 až nl3) první paměti (11, 21 až nl) prvního až n-tého poruchového signálu je spojen se signálovým vstupem (131, 231 až n31) přiřazeného prvního až n-tého přímého ovladače (13, 23 až n3) a přerušovací vstup (142, 242 až n42) prvního až n-tého přerušovacího ovladače (14, 24 až n4) je spojen s přerušovací svorkou (03) zapojení, jehož první blokovací svorka (04) je spojena s výstupem (011) logického bloku (01).