CS265367B1

CS265367B1 - Connection of time base, especially for control, measuring and signaling equipment

Info

Publication number: CS265367B1
Application number: CS874316A
Authority: CS
Inventors: Frantisek Ing Hudecek; Jaroslav Ing Janda
Original assignee: Frantisek Ing Hudecek; Jaroslav Ing Janda
Priority date: 1987-06-12
Filing date: 1987-06-12
Publication date: 1989-10-13
Also published as: CS431687A1

Abstract

aBpojení pracuje na principu snímání a vyhodnocování videosignálu alespoň jednou televizní kamerou. Podstata vynálezu spočívá v číslicovém generování časové základny, vyznačující se vysokou časovou a teplotní stabilitou parametrů. Základem zapojení jsou dva přednastavitelné komparátory, pomocí nichž je určena poloha obrazce na stínítku obrazovky. Velikost kontrolního obrazce je určena pevně zvolenými cykly čítačů, výšky a šířky kontrolního obrazoe. Přesnost nastavení horizontální polohy a šířky kontrolního obrazce je dána teplotní a časovou stabilitou zdroje přesného stabilizovaného kmitočtu. Zapojení umožňuje nastavení polohy kontrolního obrazoe ve velmi jemném horizontálním i vertikálním kroku.aBconnection works on the principle of capturing and evaluating a video signal by at least one television camera. The essence of the invention lies in the digital generation of a time base, characterized by high time and temperature stability of the parameters. The basis of the connection are two preset comparators, by means of which the position of the image on the screen is determined. The size of the control image is determined by fixedly selected counter cycles, height and width of the control image. The accuracy of setting the horizontal position and width of the control image is given by the temperature and time stability of the source of precise stabilized frequency. The connection allows setting the position of the control image in a very fine horizontal and vertical step.

Description

Vynález se týká zapojení časové základny, zejména pro kontrolní, měřicí a signalizační zařízení, pracující na principu snímání a vyhodnocování videosignálu jednou nebo několika televizními kamerami.The invention relates to the connection of a time base, in particular for control, measuring and signaling devices, working on the principle of recording and evaluating a video signal by one or more television cameras.

Jsou známa zapojení, pracující na principu vyhodnocování parametrů, jako jsou špičkové hodnoty, střední hodnoty nebo časové změny těchto hodnot, elektriokého signálu či videosignálu, kde vyhodnocované parametry odpovídají jednomu nebo několika plošným obrazcům či kontrolním plochám, vymezeným z celkové snímané ploohy jednotlivých televizních kamer.There are known circuitry based on the evaluation of parameters such as peak values, mean values or time changes of these values, electrical signal or video signal, where the evaluated parameters correspond to one or more area images or control areas defined from the total sensing area of individual television cameras.

K tomuto účelu je nutné vytvořit časový sled elektric kých impulsů, tak zvanou časovou základnu, synchronně generovaných s funkcí snímkování a řádkování snímací kamery, které vyklíčují příslušnou část videosignálu,odpovídající zvoleným kontrolním plochám obrazu, a tato část videosignálu je dále používána k dalšímu zpracování vyhodnocovacími obvody.For this purpose, it is necessary to create a time sequence of electric pulses, the so-called time base, synchronously generated with the imaging and scanning line of the scanning camera, which germinate the respective part of the video signal corresponding to the selected video control areas. circuits.

Dosud známá řešení časové základny používají různé soustavy vzájemně vazbených klopných a zpožďovacích obvodů synchronizovaných s funkci rozkladových obvodů snímací kamery, jejichž výsledný výstupní signál určuje tvar a umístění kontrolní plochy na celkové snímané ploše obrazu.Previously known time base solutions employ various sets of interconnected flip-flop and delay circuits synchronized with the function of scanning camera scanning circuits, the resulting output signal of which determines the shape and location of the control surface on the total image area of the image.

Nevýhodou tohoto známého řešení jé, že přestože používané aktivní i pasivní prvky těchto obvodů jsou voleny • 2 ·*The disadvantage of this known solution is that although used active and passive elements of these circuits are selected • 2 · *

265 367 s maximálně stabilními teplotními i časovými parametry, vykazují tyto obvody zvláště v případech, kdy je požadována možnost plynulého nastavení souřadnic kontrolní plochy nebo v případech, kdy kontrolní plocha je jen malou částí z celkového záběru snímací kamery, značnou časovou a teplotní nestabilitu parametrů časové základny, což zhoršuje výsledné technické parametry celého zařízení, a tím i možnosti jeho použití.265 367 with the most stable temperature and time parameters, these circuits show significant time and temperature instability of the time parameters especially in cases when the possibility of smooth adjustment of the control surface coordinates is required or when the control surface is only a small part of the total image camera. base, which worsens the resulting technical parameters of the entire device and thus the possibility of its use.

Uvedené nevýhody dosavadního stavu do značné míry odstraňuje zapojení časové základny, zejména pro kontrolní, měřici a signalizační zařízení, podle vynálezu, jehož podstatou je, že je tvořeno čítačem řádkových synchronizačních impulsů, spojeným svým sběrnicovým výstupem s prvním sběrnicovým vstupem komparátoru vertikální polohy obrazce, jehož druhý sběrnicový vstup je spojen se sběrnicovým výstupem prvního číslicového spínače a jehož výstup je spojen s řídicím vstupem prvního klopného obvodu, který je spojen svým Q-výstupém se vstupem komparátoru horizontální polohy obrazce, svým Q-výstupem s nulovacím vstupem čítače počtu řádků a s prvním vstupem součinového hradla, jehož druhý vstup je spojen s výstupem invertoru, připojeného svým vstupem ke tvarovači řádkových synchronizačních impulsů, přičemž výstup součinového hradla je spojen s nulovacím vstupem čítače přeběhu, spojeného svým čítacím vstupem s výstupem zdroje přesného stabilizovaného kmitočtu a s čítacím vstupem čítače šířky obrazce a svým sběrnicovým výstupem s druhým sběrnicovým vstupemThe above-mentioned disadvantages of the prior art are largely eliminated by the connection of the time base, in particular for control, measuring and signaling devices, according to the invention, which consists in that it consists of a line synchronization pulse counter connected by its bus output to the first bus input of the vertical position comparator. the second bus input is coupled to the bus output of the first digital switch and its output is coupled to the control input of the first flip-flop, which is connected by its Q-output to the horizontal pattern comparator input, its Q-output to the row counter zero input and first input a product gate whose second input is connected to an inverter output connected by its input to a line sync pulse former, the output of the product gate connected to a reset input of the override counter connected with its counter input with the output of the accurate stabilized frequency source and with the counter input of the pattern width counter and its bus output with the second bus input

265 367 komparátoru horizontální polohy obrazce, který je dále spojen svým prvním sběrnicovým vstupem se sběrnicovým výstupem druhého Číslicového spínače a svým výstupem s řídicím vstupem druhého klopného obvodu a s citacím vstupem čítače počtu řádků, spojeného svým výstupem s nulovacím vstupem prvního klopného obvodu, zatímco druhý klopný obvod je spojen svým Q-výstupem s výstupní svorkou zapojení a s nulovacím vstupem čítače šířky obrazce a svým nulovacím vstupem s výstupem čítače šířky obrazce.265 367 a horizontal pattern comparator that is further coupled by its first bus input to the bus output of the second digital switch and its output to the second flip-flop control input and the row count counter input coupled to the first flip-flop reset input while the second flip flop the circuit is connected by its Q-output to the wiring output terminal and to the pattern width counter reset input and to its pattern width counter output reset.

Výhody zapojení časové základny podle vynálezu spočívají zejména ve značně vyšší časové a teplotní stabilitě parametrů Časové základny, což zlepšuje výsledné technické parametry celého zařízení, a tím i možnosti jeho použiti.The advantages of the time base connection according to the invention lie in particular in the considerably higher time and temperature stability of the time base parameters, which improves the resulting technical parameters of the whole device and thus the possibility of its use.

Vynález bude dále podrobněji popsán podle přiloženého výkresu, na němž je schematicky znázorněno příkladné provedení zapojení časové základny, zejména pro kontrolní, měřicí a signalizační zařízení podle vynálezu.The invention will now be described in more detail with reference to the accompanying drawing, in which an exemplary embodiment of a time base connection is illustrated schematically, in particular for the monitoring, measuring and signaling devices according to the invention.

Na výkresu příkladného zapojení podle vynálezu je znázorněn čítač 1 řádkových synchronizačních impulsů, spojený svým sběrnicovým výstupem s prvním sběrnicovým vstupem komparátoru 2 vertikální polohy obrazce, jehož druhý sběrníoový vstup je spojen se sběrnicovým výstupem prvního číslicového spínače 3 a jehož výstup je spojen s řídicím vstupem prvního klopného obvodu 4. První obvod 4 je spojen svým Q-výstupem se vstupem komparátoru 5 horizontální polohy obrazce, svým Q-výstupem s nulovacím vstupemIn the drawing of an exemplary circuit according to the invention, a line sync pulse counter 1 is connected, connected by its bus output to the first bus input of a vertical position comparator 2, the second bus input being connected to the bus output of the first digital switch 3 and outputted to the control input of the first flip-flop 4. The first circuit 4 is connected by its Q-output to the comparator input 5 of the horizontal position of the pattern, by its Q-output to the zero input

265 367 čítače 6 počtu řádků a s prvním vstupem součinového hrad la 7 a svým výstupem s nulovacím vstupem prvního klopného obvodu 4. Součinové hradlo 7 je spojeno svým druhým vstupem přes invertor 8 s výstupem tvarovače 9 řádkových synchronizačních impulsů a svým výstupem s nulovacím vstupem čítače 10 přeběhu. Čítač 10 přeběhu je spojen svým čítacím vstupem s výstupem zdroje 11 přesného stabilizovaného kmitočtu a s čítacím vstupem čítače 12 šířky obrazce a svým sběrnicovým výstupem s druhým sběrnicovým vstupem komparátoru 5 horizontální polohy obrazce. Komparátor 5 horizontální polohy obrazce je dále spojen svým prvním sběrnicovým vstupem se sběrnicovým výstupem druhého číslicového spínače 13 a wvým výstupem s řídicím vstupem druhého klopného obvodu 14 a s čítacím vstupem čítače χ počtu řádků. Druhý klopný obvod 14 je spojen svým Q-výstupem s výstupní svorkou 15 zapojení a s nulová cím vstupem čítače 12 šířky obrazce a svým nulovacím vstupem s výstupem čítače 12 šířky obrazce.265 367 of the row counter 6 and with the first input of the product gate 1a 7 and its output with the reset input of the first flip-flop 4. The product gate 7 is connected via its second input through the inverter 8 to the output of the line sync pulse former 9. overrun. The overrun counter 10 is connected by its counting input to the output of the precision stabilized frequency source 11 and to the counting input of the pattern width counter 12 and by its bus output to the second fieldbus input of the comparator 5 of the horizontal position of the pattern. The horizontal pattern comparator 5 is further connected by its first bus input to the bus output of the second digital switch 13 and its output to the control input of the second flip-flop 14 and to the counter input of the row number counter. The second flip-flop 14 is connected by its Q-output to the wiring output terminal 15 and to the zero input of the pattern width counter 12 and its reset input to the pattern width counter output 12.

V činnosti zařízení podle vynálezu se na prvním číslicovém spínači 3 nastaví řádek, který by se měl jako prvni objevit na stínítku obrazovky. Informace o volbě řádku se přivede na druhý sběrnicový vstup komparátoru 2 vertikální polohy obrazce, kde se srovnává s okamžitým stavem televizního rozkladu, kterému odpovídá okamžitý stav čítače 1 řádkových synchronizačních impulsů. Čítač 1 řádkových synchronizačních impulsů načítává řádkové synchronizační impulsy od počátku snímku, přičemž ·» 5 —In operation of the device according to the invention, a line is set on the first digital switch 3 which should appear first on the screen of the screen. The line selection information is applied to the second bus input of the comparator 2 of the vertical position of the pattern, where it is compared to the instantaneous state of the television scan, which corresponds to the instantaneous state of the row sync pulse counter 1. The line sync pulse counter 1 reads the line sync pulses from the start of the frame, with · »5 -

265 367 po skončení posledního přeběhu snímku je vynulován snímkovým synchronizačním impulsem, přivedeným na jeho nulovací vstup. Jakmile čítač 1 řádkových synchronizačních impulsů načítá počet řádků shodný s nastavením prvního číslicového spínače 3, vyšle komparátoř 2 vertikální polohy obrazce spouštěcí impuls do prvního klopného obvodu 4, který překlopí do aktivního stavu,signál odebíraný z výstupů prvního klopného obvodu 4 zruší nulování čítače 10 přeběhu a současně zruší blokování komparátoru 5 horizontální polohy obrazce. Komparátoř 5 horizontální polohy obrazce porovnává nastavení druhého číslicového spínače 13 se stavem na sběrnicovém výstupu čítače 10 přeběhu a v okamžiku, kdy dojde ke shodě obou signálů na prvním a druhém sběrnicovém vstupu komparátoru 5 horizontální polohy obrazce, generuje komparátoř 5 horizontální polohy obrazce na svém výstupu impuls, který zvětší obsah čítače 6 výšky kontrolního obrazce a překlopí druhý klopný obvod 14 do aktivního stavu· Druhý klopný obvod 14 spolu s čítačem 12 šířky kontrolního obrazce, pevně nastaveným na délku cyklu odpovídající šířce kontrolního obrazce, kde délka cyklu je dána čítáním impulsů ze zdroje 11 přesného stabilizovaného kmitočtu, tvoři obvod pro generování impulsů výstupního signálu^· Délka signálů na výstupní svorce 15 zapojení je dána nastaveným cyklem čítače 12 šířky kontrolního obrazce a posunutí vůči základnímu signálu řádkového synchronizačního impulsu, přicházejícího na čítači vstup265 367 after the end of the last frame overrun is reset by the frame sync pulse applied to its reset input. As soon as the line sync pulse counter 1 reads the number of lines equal to the setting of the first digital switch 3, the vertical position comparator 2 sends a trigger pulse to the first flip-flop 4, which flips to the active state. and at the same time unlocks the comparator 5 of the horizontal position of the pattern. The horizontal pattern position comparator 5 compares the setting of the second digital switch 13 to the state on the bus output of the override counter 10 and when the two signals at the first and second bus inputs of the horizontal pattern comparator 5 coincide, the horizontal pattern position comparator 5 generates the second flip-flop 14 together with the control width width counter 12, fixed to the cycle length corresponding to the width of the control pattern, wherein the cycle length is determined by counting the pulses from the pulse from the control pattern; the length of the signals at the output terminal 15 of the wiring is given by the set cycle of the counter 12 of the width of the control pattern and the offset relative to the basic line signal of the synchronization pulse arriving at the counter input

265 367 čítače 1_ řádkových synchronizačních impulsů, je určeno nastavením prvního číslicového spínače 3_. Během jednoho cyklu čítač 10 přeběhu vždy generuje jeden výstupní impuls, kterým se současně zvětší obsah čítače 6 výšky kontrolního obrazce, a to s četností, odpovídající pevně nastavenému cyklu čítače 6 výšky kontnLního obrazce· Jakmile čítač 6 výšky kontrolního obrazce načítá ten počet řádků, na nějž byl nastaven, což na obrazovce odpovídá ukončení zobrazení zvolené kontrolní plochy, jejíž rozměry jsou dány.nastavenými cykly čítače 6 výšky kontrolního obrazce a čítače 12 šířky kontrolního obrazce a jejíž umístění na stínítku obrazovky je dáno nastavením komparátoru 2 vertikální polohy a komparátoru 5 horizontální polohy prostřednictvím prvního číslicového spínače 3 a druhého číslicového spínače 13, generuje se na výstupu čítače 6 výšky kontrolního obrazce nulovací impuls, který nastaví první klopný obvod 4 do neaktivního stavu, a tím zablokuje činnost čítače 10 přeběhu a komparátoru 5 horizontální polohy. Generování jednotlivých snímků kontrolní plochy se opakuje vždy po příchodu dalšího snímkového synchronizačního impulsu, který nastaví do výchozího stavu čítač 1 řádkových synchronizačních impulsů· Je přitom zřejmé, že pro vytvořeni více kontrolních obrazců na stínítku obrazovky lze zapojit několik zapojení podle vynálezu vedle sebe, a to se společným čítačem 1 řádkových synchronizačních impulsů, společným čítačem 10 přeběhu, společným zdrojem 11 přes- 7 265 367 ného stabilizovaného kmitočtu a společným čítačem 12 šíř ky kontrolního obrazce. Komparátory 2 vertikální polohy a komparátory 5 horizontální polohy včetně číslicových spínačů 3 a 12 lze přitom uskutečnit vnitřním zapojením mikropočítače.265 367 of the row sync pulse counter 7 is determined by the setting of the first digital switch 3. During one cycle, the overflow counter 10 always generates one output pulse to simultaneously increase the content of the control height height counter 6, at a frequency corresponding to a fixed cycle of the control height height counter 6. which has been set, which corresponds to the completion of the display of the selected control surface, the dimensions of which are given by the set cycles of the control height height counter 6 and the control width width counter 12 and whose placement on the screen is determined by adjusting the vertical comparator 2 and the horizontal comparator 5 by means of the first digital switch 3 and the second digital switch 13, a reset pulse is generated at the output of the height control counter 6, which sets the first flip-flop 4 in an inactive state, thereby blocking the operation of the counter 10 and comparator 5 horizontal position. The generation of the individual images of the control surface is repeated after the arrival of the next frame synchronization pulse, which sets the counter 1 of the line synchronization pulses to the default state. It is obvious that several wiring according to the invention can be connected side by side with a common counter 1 row of synchronization pulses, a common override counter 10, a common source 11 of over 7 265 367 stabilized frequency and a common counter 12 of the width of the control pattern. The vertical position comparators 2 and the horizontal position comparators 5 including the digital switches 3 and 12 can be realized by internally connecting the microcomputer.

Claims

A time base connection, in particular for monitoring, measuring and signaling equipment, characterized in that it consists of a line synchronization pulse counter (1) connected by its bus output to the first bus input of the vertical position comparator (2) whose second bus input is connected with the bus output of the first digital switch (3) and whose output is connected to the control input of the first flip-flop (4), which is connected by its Q-output to the comparator input (5) of the horizontal position 6) the number of rows and the first input of the product gate (7), the second input of which is connected to the output of the inverter (8) connected by its input to the line synchronizer (9), the output of the product gate (7) connected to the reset input of the counter (10) the waveform, connected by its citation input and output an accurate stabilized frequency source (f11) and a pattern width counter (12) count input and its bus output with a second pattern horizontal comparator input (5), which is further coupled by its first bus input to the second digital switch (13) bus output and an output with a control input of the second flip-flop (14) and a counter input of the row count counter (6) connected by its output to the reset input of the first flip-flop (4),

265 367 while the second flip-flop (14) is connected by its output to the output terminal (15) and to the reset input of the pattern width counter (12) and to its reset input to the pattern width counter (12) output.