CS264101B2 - Connection for voltage level switching with three states - Google Patents
Connection for voltage level switching with three states Download PDFInfo
- Publication number
- CS264101B2 CS264101B2 CS828368A CS836882A CS264101B2 CS 264101 B2 CS264101 B2 CS 264101B2 CS 828368 A CS828368 A CS 828368A CS 836882 A CS836882 A CS 836882A CS 264101 B2 CS264101 B2 CS 264101B2
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- transistor
- stage
- collector
- differential amplifier
- resistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 241000238370 Sepia Species 0.000 claims description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/0823—Multistate logic
- H03K19/0826—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Description
Vynález se t.ýká zapojení pro spínání napěťových úrovní se třemi stavy, obsahujícího linkové přijímače, obvody posouvání úrovně, diferenciální zesilovače, jakož i řízené generátory proudu.
Pro vytvoření takového zapojení jsou známa řešení, u nichž se používá dvou skupin diod stejného složení, uspořádaných v Graetzově zapojení, a logická napětí přiložená na vstup jednotlivých diodových skupin dvojčinně probíhajícím zapínáním a vypínáním proudu protékajícího diodovými skupinami se přikládají ha výstup, zatím co třetí stav se dosahuje současným vypnutím obou skupin diod. Za výhodu zapojení lze pokládat, že přepínání do třetího stavu se děje bez vzniku přechodných jevů, současně je však nevýhodné překmitnutí, к němuž dochází při spínání logické úrovně, které je vyvoláváno modulací spínacích diod. Tímto způsobem mohou být zkonstruovány obvody uspokojující i vyšší nároky, pracující hlavně větší rychlostí, jen pomocí velmi nákladných diod, ale i v tomto případě jsou * nezbytné kompromisy. Další nevýhoda tohoto zapojení spočívá v rozptylu nezávislém na řízení, který omezuje možnost použití obvodů integrovaných pro měření a zkoušení. *
Druhou skupinu těchto zapojení tvoří ta řešení, u nichž je použito obvodu se dvěma stavy a v seVii zapojený třetí, zejména tranzistorizovaný,.spínač.
Obvodem se dvěma stavy se spínají v sepnutém stavu sépiové spínače definované napětové úrovně v závislosti na řízení, zatímco třetí stav se vyvolává vypnutím sériového spínače. Taková zapojení se používají v měřicích automatech, sloužících pro integrované obvody.
Nedostatky takových obvodů spočívají ve vysoké výstupní impedanci obvodu, kterou představuje součet odporů sépiového spínače a impedance signálového vedení. I při uspořádání sépiového spínače v blízkosti místa, kde se signál používá, je její hodnota značně vysoká, •asi 60 až 70 ohmů, když se vezmou v úvahu zatěžovací kapacity, což omezuje maximální strmost výstupního signálu. Přepínání do jednotlivých stavů může být v důsledku konečné kapacity meži řídicí elektrodou a hlavní elektrodou tranzistoru realizujícího sépiový spínač a výstupního odporu v závislosti na spínané napěťové úrovni realizováno poměrně pomalu a jen se značnými přechodovými jevy. Parametrem charakterizujícím přechodnou složku je velikost přechodného jevu při přepínání do třetího stavu, který při zatížení 10 Mohm a 12,5 pF činí 800 mV. Jako další nevýhodu lze uvést, že obvod se dvěma stavy má výstup s napěťovým generátorem, přičemž nedisponuje jištěním proti zkratu, pročež je při dlouho trvajícím zkratu možné poškození obvodu. ·
Vývoj měření obvodů, zkrácení doby měření, posun horních mezních kmitočtů, jakož i vývoj velmi složitých obvodů podmiňují vypracování trojstavových zapojení pracujících vysokou rychlostí, jejichž funkce je prosta překmitů, přepínání do třetího stavu se děje bez přechodných jevů, v třetím stavu je příkon nepatrný a která mohou být zkonstruovávna za použití lacinějších obvodových prvků. Dále stávala potřeba vytvořit zapojení, za jehož pomoci může být spínatelná napěťová úroveň nastavena v širokém rozsahu.
Hořejší požadavky uspokojující zapojení spočívá na poznatku, že spínač s třemi stavy může být realizován stupněm s diferenciálním zesilovačem, přičemž spínač sám leží v kolektorovém obvodu stupně s diferenciálním zesilovačem a jednotlivé stavy mohou být dosaženy řiditelným vytvořením generátoru proudu emitorového obvodu diferenciálního zesilovače, dále se к řízení používá stupeň přenášení úrovně se třemi stavy.
*
Tyto nevýhody jsou odstraněny u zapojení pro spínání napětových úrovní se třemi stavy podle vynálezu, jehož podstatou je, že první stupeň pro příjem ovládacího signálu, který je linkovým přijímačem, a druhý stupeň pro příjem signálu řídícího do třetího stavu, který * je rovněž linkovým přijímačem, jsou přes čtvrtý stupeň pro přenášení úrovně připojeny na vstup prvního diferenciálního zesilovače s oddělenými stejnými jedenáctými odpory báze pro předpětí v závěrném směru, opatřeného v emitorovém obvodu prvním řízeným generátorem proudu, a na vstup druhého diferenciálního zesilovače s oddělenými stejnými dvanáctými odpory báze pro předpětí v závěrném směru, opatřeného v emitorovém obvodu druhým řízeným generátorem proudu, první a druhý diferenciální zesilovač mají společný generátor proudu, připo jený jednak přes katodu první diody ke společné svorce jedenáctých odporů a přes katodu třetí diody к řídicímu vstupu prvního řídicího generátoru proudu, jednak přes anodu druhé diody ke společné svorce dvanáctých odporů a přes anodu Čtvrté diody к řídicímu vstupu druhého řídicího generátoru proudu, dále se v kolektorovém obvodu prvního diferenciálního zesilovače nalézá první spínač a v kolektorovém obvodu druhého diferenciálního zesilovače druhý spínač, první spínač je opatřen pátým tranzistorem, druhý spínač je opatřen šestým tranzistorem, přičemž spojené kolektory pátého a Šestého tranzistoru tvoří výstup zapojení, mezi kolektorem pátého tranzistoru a kolektorem Šestého tranzistoru je zapojen třetí kondenzátor a oba kolektory jsou spojený přes devátý a desátý odpor v sezriové.m zapojení.
Další podstatou vynálezu je, že první a druhý řízený generátor proudu jsou tepelně kompenzovány.
Jinou podstatou vynálezu je, že báze pátého tranzistoru je připojena jednak přes třetí odpor к jeho emitoru, jednak přes pátý odpor ke kolektoru prvního tranzistoru prvního diferenciálního zesilovače, který je přes sedmou diodu spojen s kolektorem pátého tranzistoru, báze šestého tranzistoru je připojena jednak přes čtvrtý odpor к jeho emitoru, jednak přes šestý odpor ke kolektoru prvního tranzistoru druhého diferenciálního zesilovače, dále sedmý odpor, spojený s emitorem pátého tranzistoru, je jako kolektorový odpor druhého tranzistoru prvního diferenciálního zesilovače přes pátou diodu připojen ke vstupu první spínané napěíové úrovně a osmý odpor, spojení s emitorem šestého tranzistoru, je jako kolektorový odpor druhého tranzistoru druhého diferenciálního zesilovače přes šestou diodu připojen ke vstupu druhé spínané napěíové úrovně, mezi kolektorem druhého tranzistoru prvního diferenciálního zesilovače a kolektorem pátého tranzistoru je zapojen první kondenzátor a mezi kolektorem druhého tranzistoru druhého diferenciálního zesilovače a kolektorem šestého tranzistoru je zapojen druhý kondenzátor.
Ještě jinou podstatou vynálezu je, že ve čtvrtém stupni je emitor prvního tranzistoru spojen s emitorem druhého tranzistoru přes třináctý odpor, emitor třetího tranzistoru spojen s emitorem čtvrtého tranzistoru přes čtrnáctý odpor, báze prvního tranzistoru a třetího tranzistoru jsou spolu připojeny na první výstup druhého stupně přes třetí stupeň pro posouvání úrovně a jejich kolektory jsou spojeny se vstupy prvního diferenciálního zesilovače, báze druhého tranzistoru je spojena s druhým výstupem prvního stupně, který je spojen s prvním výstupem druhého stupně, báze čtvrtého tranzistoru je spojena s prvním výstupem prvního stupně, který je spojen s druhým výstupem druhého stupně, a jejich kolektory jsou spojeny se vstupy druhého diferenciálního zesilovače.
Zapojení podle vynálezu může být ovládáno řízením stupně pro příjem ovládacího signálu a stupně pro příjem signálu řídicího do třetího stavu. Tak dlouho, dokud se neobjeví povelový signál pro přepnutí do třetího stavu na stupni pro příjem signálu řídicího do třetího stavu, pracuje stupen přenášení úrovně jako generátor proudu. Jeho výstupní proud protékající odporem báze prvního a druhého diferenciálního zesilovače přeruší jednak predpčtí prvního a druhého diferenciálního zesilovače v závěrném směru a poskytuje proud báze pro pracovní bod; jednak při průchodu společným členem odporů báze poskytuje předpětí prvních diod v závěrném směru. Proud společného generátoru proudu řídí přes propouštějící druhé diody první a druhý řízený generátor proudu, čímž je dodáván prvnímu a druhému diferenciálnímu zesilovači emitorový proud pracovního bodu. Na druhé straně řídí výstupní proud stupně přenášení úrovně, jak odpovídá řízení stupně pro příjem ovládacího signálu, první a druhý diferenciální zesilovač a tím v protifázi ke kolektorovému obvodu prvního a druhého diferenciálního zesilovače připojené nepřesytitelné tranzistorové spínače. Pro první a druhý diferenciální zesilovač dodávají spínané napěíové úrovně napájecí napětí, pročež napěíové úrovně objevující se na společném výstupu prvního a druhého spínče souhlasí se spínanými napěíovými úrovněmi, popřípadě jsou tyto.nižší o zbytkové napětí na prvním a druhém spínači.
С5 264101 82
Když se nyní objeví povelový signál pro přepnutí do třetího stavu, stupeň přenášení úrovně se třemi stavy vypne všechny generátory proudu. Tímto způsobem uplatní se předpětí v závěrném stavu u bází tranzistorů diferenciálního zesilovače, první dioda dostane předpětí v propustném směru, druhá dioda předpětí v závěrném směru. Tak proud společného generátoru proudu, tekoucí první diodou, poskytuje předpětí bázi tranzistorů diferenciálního zesilovače v závěrném směru zvýšenou měrou, proud prvního a druhého řízeného generátoru proudu se zmenší, tím poklesne základna pracovního bodu a emitorové proudy na nulovou hodnotu a vypnou první a druhý diferenciální zesilovač. К sobě připojené výstupy prvního a druhého spínače, uspořádaných v kolektorových obvodech vykazují nedefinovaný potenciál, pročež výstupem je indikován ''přetržený” stav.
První kondenzátor snižuje předkmitnutí vyskytující se u výstupního signálu, vznikající působením vrstvové kapacity polovodičových prostředků připojených к výstupu,
Druhým kondenzátorem a pátým odporem je dosaženo, že je zachován ohmický charakter výstupu v širokém rozsahu. Snižuje se takto účinek rozptylových výstupních indukčností. b
Nejdůležitější výhodou zapojení podle vynálezu je, že novým uspořádáním za použijí lacinějších součástek ve srovnání se’ známými řešeními se dosahuje příznivějších parametrů a že zejména zapojení pracuje vyšší rychlostí. Míra překmitnutí vyskytujícího se při spínání definované, většinou programované, logické napěíové úrovně je akceptovatelná, při přepnutí do třetího stavu je míra překmitnutí zanedbatelná, současně je proudový příkon zapojení při definovaných stavech nízký a u třetího stavu je minimální. Zapojení podle vynálezu může být s nejlepším výsledkem použito jako část kolíkové elektroniky automatů sloužících pro zkoušení krajně komplikovaných obvodů.
Příklad provedení zapojení podle vynálezu je zobrazen na výkresu.
Jak patrno z obrázku, obsahuje zapojení první stupeň 2 pro příjem ovládacího signálu a druhý stupeň 4. pro příjem signálu řídícího do třetího stavu. Na jejich výstupy je připojen čtvrtý stupeň £ pro přenášení úrovně, který je připojen к prvnímu diferenciálnímu zesilovači 8 а к druhému diferenciálnímu zesilovači 61.
První stupeň 2 a druhý stupeň 4 řídícího mají výstupy v dvoučinném zapojení a tvoří společně obvod logického součtu.
Ve čtvrtém stupni 6. jsou dvě tranzistorové dvojice, přičemž emitory prvního tranzistoru T^ a druhého tranzistoru X2» tvořících společně dvojici, jsou spolu spojeny třináctým odporem Д0 a rovněž tak je tomu u třetího tranzistoru χ^ a čtvrtého tranzistoru X^, zde jsou emitory spojeny čtrnáctým odporem R^. Členy dvojic jsou spolu spojeny pomocí odporů, Báze prvního tranzistoru T^ a třetího tranzistoru T^ jsou spolu spojeny a přes třetí stupeň 2 pro posouvání úrovně připojeny к prvnímu výstupu 21 druhého stupně j4. Báze druhého tranzistoru X2 Je připojena к prvnímu výstupu 21 druhého stupně 4, а к druhému výstupu 23 prvního stupně 2. Báze Čtvrtého tranzistoru T^ je připojena к prvnímu výstupu 2 4 prvního stupně 2 а к druhému výstupu 25 druhého stupně 4_.
Kolektory prvního tranzistoru Xp druhého tranzistoru X2, třetího tranzistoru T^ a čtvrtého tranzistoru T^ jsou otevřené, přičemž kolektory dvojice tvořené prvním tranzistorem Xj. a třetím tranzistorem χ? tvoří jednu výstupní dvojici čtvrtého stupně 6 a kolektory druhého tranzistoru X2 a Čtvrtého tranzistoru X^ tvoří druhou dvojici výstupů čtvrtého stupně Д. t
První diferenciální zesilovač 8 má dělený odpor báze, poskytující předpětí v závěrném * směru, přičemž odpor báze je tvořen jako společným členem prvním odporem Др připojeným ke zdroji kladného napájecího napětí +JJγ, a dvěma stejnými jedenáctými odpory Д^, Dále je v jeho emitorovém obvodu teplotně kompenzovaný první řízený, generátor 10 proudu, napojený rovněž na zdroj kladného napájecího napětí +Uj. Vstup napájecího napětí prvního diferenciálního zesilovače Д je tvořen vstupem první spínání napětové úrovně Up v kolektorovém obvodu jeho sedmého tranzistoru T6 je uspořádán tranzistorový první spínač 20. Stejně tak druhý diferenciální zesilovač 01 má dělený odpor báze předpínající v závěrném směru, přičemž odpor báze je tvořen jako společným členem druhým odpor připojeným ke zdroji záporného napájecího napětí -Uj, a oddělenými stejnými dvanáctými odpory . V emitorovém obvodu je teplotně kompenzovaný, druhý řízený generátor 101 proudu, napojený též na zdroj záporného napájecího napětí -Ду. Vstup napájecího napětí druhého diferenciálního zesilovače 01 je tvořen vstupem druhé spínané napětové úrovně a v kolektorovém obvodu jeho devátého tranzistoru T61 je uspořádán tranzistorovaný druhý spínač 201.
Na vstupy 22 prvního diferenciálního zesilovače Д je připojen kolektor prvního tranzistoru a kolektor třetího tranzistoru čtvrtého stupně £, zatímco na vstupy 26 druhého diferenciálního zesilovače 01 je připojen kolektor druhého tranzistoru χ2 a kolektor čtvrtého tranzistoru Хд , a sice tak, že u prvního diferenciálního zesilovače Д je báze sedmého tranzistoru majícího ve svém kolektorovém obvodu první spínač 20, spojena s třetím tranzistorem а и druhého diferenciálního zesilovače 81 je báze devátého tranzistoru T61 majícího ve svém kolektorovém obvodu druhý spínač 201 spojena s druhým tranzistorem ]_2 ·
První diferenciální zesilovač Д a druhý diferenciální zesilovač 81 mají dále společný generátor 16 proudu, který je u prvního řízeného generátoru 10 proudu a druhého řízeného generátoru 101 proudu připojen jednak přes první diodu Д^ a přes druhou diodu Дц ke společné svorce odporů báze prvního diferenciálního zesilovače Д a druhého diferenciálního zesilovače 81, jednak přes třetí diodu Д2 a čtvrtou diodu Д2р které jsou souhlasně polarizovány s první diodou Ду, popřípadě druhou diodou D^, к vstupům prvního řízenémτιθ generátoru 10 proudu řízeného generátoru 101 proudu.
První diferenciální zesilovač Д a druhý diferenciální zesilovač 81, první řízený generátor 10 proudu a druhý řízený generátor 101 proudu, dále první spínač 20 a druhý spínač 201, jakož i obvodové části tvořící spojení se společným generátorem 16 proudu, mají podobné obvodové uspořádání, rozdíl plyne z vodivostního typu tranzistorů připojených na opačná napájecí napětí, jakož i ze směru propustnosti diod.
První spínač 20 a druhý spínač 201 jsou opatřeny pátým tranzistorem χ^ a šestým tranzistorem jejichž báze jsou jednak přes třetí odpor Д2, čtvrtý odpor Д2у, spojeny s emitorem, jednak přes pátý odpor Д^, popřípadě šestý odpor Д^у, spojeny s kolektorem sedmého, případně devátého tranzistoru X^X^y prvního, popřípadě druhého diferenciálního zesilovače Д, 81, přičemž tento kolektor je přes sedmou diodu Дд , popřípadě osmou diodu Дду, spojen s kolektorem pátého tranzistoru X^, popřípadě šestého tranzistoru l^y· Kolektor osmého, případně desátého tranzistoru χ^, X?y prvního diferenciálního zesilovače Д a druhého diferenciálního zesilovače 81 je spojen jednak přes kolektorový sedmý odpor Дд, popřípadě osmý odpor Дду, s emitorem pátého tranzistoru χ^, popřípadě šestého tranzistoru X51, a přes pátou diodu Д^, popřípadě šestou diodu Д^р se vstupem vysoké druhé spínané napětové úrovně Д^, popřípadě nízké první spínané napětové úrovně U|_, jednak přes první kondenzátor Cy, popřípadě druhý kondenzátor Cp, se společnou svorkou pátého tranzistoru Xp popřípadě šestého tranzistoru Xp> a sedmé diody Дд, popřípadě osmé diody Дду.
Výstup prvního spínače 20, popřípadě druhého spínače 201, je tvořen společnou svorkou sedmé diody Дд, popřípadě osmé diody Ддр prvního kondenzátoru Др popřípadě druhého kondenzátoru Сц, a kolektoru pátého tranzistoru Xp popřípadě šestého tranzistoru Xp·
Mezi výstupy prvního spínače 20 a druhého spínače 201 je zapojen třetí kondenzátor Д2· Oba výstupy, spojené pres devátý odpor R^ a desátý odpor Д^у, tvoří výstup Д zapojení.
Při funkci zapojení, aby se mohl zajistit výskyt definované logické napětové úrovně, to jest první spínané napětové úrovně nebo druhé spínané napětové úrovně U^, na výstupu K. zapojení, je druhý stupeň £ řízen logickou úrovní 1 a první stupeň 2 je řízen způsobem odpovídajícím žádané první spínané napětové úrovni nebo druhé spínané napětové úrovni Signál objevující se na výstupu druhého stupně £ dospěje ke čtvrtému stupni a předepne první tranzistor a třetí tranzistor Д^ do vodivého stavu, čímž se stanou druhý tranzistor a čtvrtý tranzistor Дд vodivými. Velikost proudu protékajícího jednotlivými tranzistorovými dvojicemi závisí na okamžitém řízení prvního stupně 2.
Sečtený proud prvního tranzistoru Д^ a třetího tranzistoru Д^ teče společným členem, to jest prvním odporem Д^ odporu báze prvního diferenciálního zesilovače J3, kdežto sečtený proud druhého tranzistoru a čtvrtého tranzistoru Дд protéká jako společný Členem druhým odporem Др odporu báze druhého diferenciálního zesilovače 81, čímž se zmenší předpétí prvního diferenciálního zesilovače Д a druhého diferenciálního zesilovače 81 v závěrném směru a současně první dioda Dp popřípadě druhá dioda £p, se předepne v závěrném směru. Tímto způsobem ovládá proud společného generátoru 16 proudu, protékající přes třetí diodu ^21 popřípadě čtvrtou diodu D21» PrvRí řízený generátor 10 proudu, popřípadě druhý řízený generátor 101 proudu, čímž jsou první diferenciální zesilovač Д a druhý diferenciální zesilovač 81 opatřeny emitorovým proudem.
V závislosti na okamžitém řízení prvního stupně 2 teče proud tranzistorové dvojice vedoucí silnější proud u jednoho z dvojice tvořené prvním diferenciálním zesilovačem Д a druhým diferenciálním zesilovačem 81 přes odpor báze jednoho tranzistoru, u druhého z dvojice tvořené prvním diferenciálním zesilovačem 8 a druhým diferenciálním zesilovačem 81 odporem báze druhého tranzistoru a poskytuje napětí báze v propustném směru a proud báze. Kdyby proud tranzistorové dvojice tvořené třetím tranzistorem a čtvrtým tranzistorem Дд měl být silnější, povede v prvním diferenciálním zesilovači Д sedmý tranzistor Д^ ‘připojený к prvnímu spínači 20. Kolektorový proud tekoucí pátým odporem Д-j a třetím odporem R2, otevře pátý tranzistor Др načež se přes pátou diodu D , zapojenou v propustném směru, na výstupu prvního spínače 20 objeví o zbytkové napětí snížený podíl první spínané napětové úrovně U, tvořící napájecí napětí. Nasycení pátého tranzistoru Д5 se zabrání napětím na pátém odporu a sedmé diodě Од, přičemž se sníží předkmit v prvním kondenzátoru , mající původ ve vybití vrstvové kapacity sedmé diody Од, jakož i pátého tranzistoru Д^. Současně vede v druhém diferenciálním zesilovači B1 s kolektorovým sedmým odporem R4 spojený osmý tranzistor Д?, přičemž na výstupu druhého spínače 201 tam existující napětí je nedefinované, výstup indikuje přetržený” stav.
Kdyby proud dvojice tvořené prvním tranzistorem Д^ a druhým tranzistorem Д2 byl silnější, uzavře se uvnitř prvního a druhého diferenciálního zesilovače J3, 81 vedoucí sedmý, případně devátý tranzistor Д^, Д^р popsaný v předcházejícím, načež uzavřený osmý, případně devátý tranzistor Ду, Дур podobně, jak popsáno, přejde do vodivého stavu. Tímto způsobem indikuje výstup prvního spínače 20 nedefinovaný stav, přičemž na výstupu druhého spínače 201 se objeví o zbytkové napětí snížená druhá spínaná napěíová úroveň U^.
Třetí kondenzátor C2, zapojený mezi výstupem prvního spínače 20 a výstupem druhého spínače 201, zvyšuje kompenzací rozptylových indukčnóstí kmitočtové pásmo, v němž výstup může být považován za ohmický. Devátý odpor Др popřípadě devátý odpor Др, připojený к jednotlivým výstupům obvodů, slouží к nastavení hodnoty výstupního odporu indikovaného v definovaném stavu zapojení. : ‘
Při uvedení zapojení v činnost, když úloha spočívá ve vytváření třetího, ‘'přetrženého” stavu na výstupu К zapojení, je druhý stupeň £ řízen logickou úrovní ”0”. Řízený stav prvního šupně 2t vyplývající z propojeného zapojení logického součtu, nehraje roli. Signál objevující se na výstupu druhého stupně £ odpojí před třetí stupeň 5. čtvrtý stupeň £ první tranzistor Д1 a třetí tranzistor Д^ tranzistorové dvojice. Následkem toho nevedou také druhý tranzistor Д2 a Čtvrtý tranzistor Дд, první dioda D^ popřípadě druhá dioda D^, propouští, proud společného generátoru 16 porudu protéká společným členem - prvním odporem Др popřípadě druhým odporem Др, odporů báze, načež třetí dioda > popřípadě čtvrtá dioda £21» Přestane vést. První řízený generátor 10 proudu, popřípadě druhý řízený generátor 101 proudu, se rovněž uzavře, první a druhý diferenciální zesilovač 8 a 81 se dostanou do bezproudového stavu, první spínač 20 a druhý spínač 201 a tím výstup Д zapojení ukazují ze strany výstupu roztržený stav.
Když se nyní na zapojení přiloží nuceně napětí, jak to při použití jako části kolíkové elektroniky představuje provozní stav, a napětí převyšuje napětí v propustném směru na přechodu kolektor - báze pátého tranzistoru , popřípadě šestého tranzistoru zajištuje, co se týče napětí tohoto směru, v závěrném směru zapojená pátá dioda , popřípadě šestá dioda D-ц, že se roztržený stav udrží.
Claims (4)
1. Zapojení pro spínání napětových úrovní se třemi stavy, obsahující linkové přijímače, obvody posouvání úrovně, diferenciální zesilovače, jakož i řízené generátory proudu, vyznačující se tím, že první stupeň (2) pro příjem ovládacího signálu, který je linkovým přijímačem, a druhý stupeň (4) pro příjem signálu řídícího do třetího stavu, který je rovněž linkovým přijímačem, jsou přes čtvrtý stupeň (6) pro přenášení úrovně připojeny na vstup prvního diferenciálního zesilovače (8) s dvěma stejnými jedenáctými odpory (Rp báze pro předpětí v závěrném směru, opatřeného v emitorovém obvodu prvním řízeným generátorem (10) proudu, a na vstup druhého diferenciálního zesilovače (81) s dvěma stejnými dvanáctými odpory (Ry) báze pro předpětí v závěrném směru, opatřeného v emitorovém obvodu druhým řízeným generátorem (101) proudu, první a druhý diferenciální zesilovač (8, 81) mají společný generátor (16) proudu, připojený jednak přes katodu první diody (Dp ke společné svorce obou jedenáctých odporů (R^) a přes katodu třetí diody (D2) к řídicímu vstupu prvního řídicího generátoru (10) proudu, jednak přes anodu druhé diody (Dn) ke společné svorce obou dvanáctých odporů (Ry) a přes anodu čtvrté diody (^p řídicímu vstupu druhého řídicího generátoru (101) proudu, dále se v kolektorovém obvodu prvního diferenciálního zesilovače (8) nalézá první spínač (20) a v kolektorovém obvodu druhého diferenciálního zesilovače (81) druhý spínač (201), první spínač (20) je opatřen pátým tranzistorem (Tp, druhý spínač (201) je opatřen šestým tranzistorem (T^p, přičemž spojené kolektory pátého a šestého tranzistoru (T^, T^p tvoří výstup zapojení, mezi kolektorem pátého tranzistoru (Tp θ kolektorem šestého tranzistoru (T^p je zapojen třetí kondenzátor (cp a oba kolektory jsou spojeny přes devátý a desátý odpor (R^, R^p v sépiovém zapojení.
2. Zapojení podle bodu 1, vyznačující se tím, že první a druhý řízený generátor (10, 101) proudu jsou tepelně kompenzovány.
3. Zapojení podle bodů 1 a 2, vyznačující se tím, že báze pátého tranzistoru (Tp je připojena jednak přes třetí odpor (Rp к jeho emitoru., jednak přes pátý odpor (Rp ke kolektoru sedmého tranzistoru (Tp prvního diferenciálního zesilovače (8), který je přes sedmou diodu (Dp spojen s kolektorem pátého tranzistoru (T^), báze šestého tranzistoru (T5P je připojena jednak přes Čtvrtý odpor (R2p k jeho emitoru, jednak přes šestý odpor (R-jP ke kolektoru devátého tranzistoru (T^p druhého diferenciálního zesilovače (81), dále sedmý odpor (R^), spojený s emitorem pátého tranzistoru (Tp, je jako kolektorový odpor osmého tranzistoru (Ty) prvního diferenciálního zesilovače (8) přes pátou diodu (Dp připojen ke vstupu první spínané napěíové úrovně (lip a osmý odpor (R^p, spojený s emitorem šestého tranzistoru (T^p, je jako kolektorový odpor desátého tranzistoru (Tyj) druhého diferenciálního zesilovače (81) přes šestou diodu (Djp připojen ke vstupu druhé· spínané napěíové úrovně (U^), mezi kolektorem osmého tranzistoru (Ty) prvního diferenciálního zesilovače (8) a kolektorem pátého tranzistoru (Tp je zapojen první kondenzátor (cp a mezi kolektorem desátého tranzistoru (Typ druhého diferenciálního zesilovače (81) a kolektorem šestého tranzistoru (T5p je zapojen druhý kondenzátor (C^p.
4. Zapojení podle bodů 1 až 3, vyznačující se tím, že ve čtvrtém stupni (6) je emitor prvního tranzistoru (Tp spojen s emitorem druhého tranzistoru (T2) přes třináctý odpor (Rg), emitor třetího tranzistoru (Tp spojen s emitorem čtvrtého tranzistoru (Tp přes čtrnáctý odpor (R^), báze prvního tranzistoru (T^) a třetího tranzistoru (T^) jsou spolu připojeny na první výstup (21) druhého stupně (4) přes třetí stupeň (5) pro posouvání úrovně a jejich kolektory jsou spojeny se vstupy (22) prvního diferenciálního zesilovače (8), báze druhého tranzistoru (T^) je spojena s druhým výstupem (23) prvního stupně (2), který je spojen s prvním výstupem (21) druhého stupně (4), báze čtvrtého tranzistoru (Тд) je spojena s prvním výstupem (24) prvního stupně (2), který je spojen s druhým výstupem (25) druhého stupně (4), a jejich kolektory-jsou spojeny se vstupy (26) druhého diferenciálního zesilovače (81).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| HU350081A HU183699B (en) | 1981-11-24 | 1981-11-24 | High-speed switching circuit of three-state |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS836882A2 CS836882A2 (en) | 1988-09-16 |
| CS264101B2 true CS264101B2 (en) | 1989-06-13 |
Family
ID=10964272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS828368A CS264101B2 (en) | 1981-11-24 | 1982-11-23 | Connection for voltage level switching with three states |
Country Status (4)
| Country | Link |
|---|---|
| CS (1) | CS264101B2 (cs) |
| DD (1) | DD160351A5 (cs) |
| DE (1) | DE3241201A1 (cs) |
| HU (1) | HU183699B (cs) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167242A3 (en) * | 1984-05-07 | 1988-02-10 | Versatile Integrated Modules Inc | Triple-state circuit |
| US4649298A (en) * | 1985-01-09 | 1987-03-10 | At&T Bell Laboratories | Non-saturating tri-state driver circuit |
| DE3905163A1 (de) * | 1989-02-20 | 1990-08-23 | Sick Optik Elektronik Erwin | Gleichstromhalbleiterschalter |
-
1981
- 1981-11-24 HU HU350081A patent/HU183699B/hu not_active IP Right Cessation
-
1982
- 1982-11-02 DD DD24449182A patent/DD160351A5/de not_active IP Right Cessation
- 1982-11-08 DE DE19823241201 patent/DE3241201A1/de not_active Withdrawn
- 1982-11-23 CS CS828368A patent/CS264101B2/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE3241201A1 (de) | 1983-06-09 |
| HU183699B (en) | 1984-05-28 |
| DD160351A5 (de) | 1983-06-01 |
| CS836882A2 (en) | 1988-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397938A (en) | Current mode logic switching stage | |
| IE903199A1 (en) | Signal level converter | |
| US4112314A (en) | Logical current switch | |
| US5347174A (en) | Circuit arrangement for converting a voltage drop tapped from a test object from a predetermined input voltage range to a desired output voltage range | |
| US4237388A (en) | Inverter circuit | |
| US6040710A (en) | CML-CMOS conversion circuit | |
| US3510685A (en) | High speed semiconductor switching circuitry | |
| CS264101B2 (en) | Connection for voltage level switching with three states | |
| US4210830A (en) | High speed switching circuit | |
| JP2852972B2 (ja) | 差動出力端を有するｔｔｌからｅｃｌ／ｃｍｌへの変換回路 | |
| US4517475A (en) | Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation | |
| EP0098155B1 (en) | Schmitt trigger circuit | |
| US4924116A (en) | Feedback source coupled FET logic | |
| US5539350A (en) | Common mode logic line driver switching stage | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| EP0317890B1 (en) | Ttl circuit with increased transient drive | |
| US4998029A (en) | Dual supply ECL to TTL translator | |
| US4634994A (en) | Bipolar logical circuit arrangement for signal regeneration | |
| US4219744A (en) | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed | |
| US5083046A (en) | Source-coupled fet logic type output circuit | |
| US5572152A (en) | Logic circuit with the function of controlling discharge current on pull-down and emitter coupled logic circuit | |
| US4554468A (en) | Latching comparator with hysteresis | |
| JP2760017B2 (ja) | 論理回路 | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 |