CS264101B2 - Connection for voltage level switching with three states - Google Patents
Connection for voltage level switching with three states Download PDFInfo
- Publication number
- CS264101B2 CS264101B2 CS828368A CS836882A CS264101B2 CS 264101 B2 CS264101 B2 CS 264101B2 CS 828368 A CS828368 A CS 828368A CS 836882 A CS836882 A CS 836882A CS 264101 B2 CS264101 B2 CS 264101B2
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- transistor
- stage
- collector
- differential amplifier
- resistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 241000238370 Sepia Species 0.000 claims description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/0823—Multistate logic
- H03K19/0826—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
Vynález se t.ýká zapojení pro spínání napěťových úrovní se třemi stavy, obsahujícího linkové přijímače, obvody posouvání úrovně, diferenciální zesilovače, jakož i řízené generátory proudu.The invention relates to a three-state voltage level switching circuit comprising line receivers, level shifting circuits, differential amplifiers, as well as controlled current generators.
Pro vytvoření takového zapojení jsou známa řešení, u nichž se používá dvou skupin diod stejného složení, uspořádaných v Graetzově zapojení, a logická napětí přiložená na vstup jednotlivých diodových skupin dvojčinně probíhajícím zapínáním a vypínáním proudu protékajícího diodovými skupinami se přikládají ha výstup, zatím co třetí stav se dosahuje současným vypnutím obou skupin diod. Za výhodu zapojení lze pokládat, že přepínání do třetího stavu se děje bez vzniku přechodných jevů, současně je však nevýhodné překmitnutí, к němuž dochází při spínání logické úrovně, které je vyvoláváno modulací spínacích diod. Tímto způsobem mohou být zkonstruovány obvody uspokojující i vyšší nároky, pracující hlavně větší rychlostí, jen pomocí velmi nákladných diod, ale i v tomto případě jsou * nezbytné kompromisy. Další nevýhoda tohoto zapojení spočívá v rozptylu nezávislém na řízení, který omezuje možnost použití obvodů integrovaných pro měření a zkoušení. *To create such a circuit, solutions are known in which two groups of diodes of the same composition, arranged in a Graetz circuit, are used, and the logic voltages applied to the input of each diode group by switching on and off the current through the diode groups are applied. is achieved by switching off both diode groups simultaneously. The advantage of the circuitry is that switching to the third state occurs without transients, but at the same time, the overshoot caused by the switching of the logic level caused by the modulation of the switching diodes is disadvantageous. In this way, circuits satisfying even higher demands can be designed, operating mainly at higher speeds, using only very expensive diodes, but even in this case compromises are necessary. A further disadvantage of this circuit is the control-independent dispersion, which limits the possibility of using circuits integrated for measurement and testing. *
Druhou skupinu těchto zapojení tvoří ta řešení, u nichž je použito obvodu se dvěma stavy a v seVii zapojený třetí, zejména tranzistorizovaný,.spínač.The second group consists of those solutions in which a two-state circuit is used and a third, in particular a transistorized, switch is connected in series.
Obvodem se dvěma stavy se spínají v sepnutém stavu sépiové spínače definované napětové úrovně v závislosti na řízení, zatímco třetí stav se vyvolává vypnutím sériového spínače. Taková zapojení se používají v měřicích automatech, sloužících pro integrované obvody.A two-state circuit is used to switch on a sepia switch of a defined voltage level in a closed state depending on the control, while the third state is triggered by switching off the serial switch. Such wiring is used in measuring machines for integrated circuits.
Nedostatky takových obvodů spočívají ve vysoké výstupní impedanci obvodu, kterou představuje součet odporů sépiového spínače a impedance signálového vedení. I při uspořádání sépiového spínače v blízkosti místa, kde se signál používá, je její hodnota značně vysoká, •asi 60 až 70 ohmů, když se vezmou v úvahu zatěžovací kapacity, což omezuje maximální strmost výstupního signálu. Přepínání do jednotlivých stavů může být v důsledku konečné kapacity meži řídicí elektrodou a hlavní elektrodou tranzistoru realizujícího sépiový spínač a výstupního odporu v závislosti na spínané napěťové úrovni realizováno poměrně pomalu a jen se značnými přechodovými jevy. Parametrem charakterizujícím přechodnou složku je velikost přechodného jevu při přepínání do třetího stavu, který při zatížení 10 Mohm a 12,5 pF činí 800 mV. Jako další nevýhodu lze uvést, že obvod se dvěma stavy má výstup s napěťovým generátorem, přičemž nedisponuje jištěním proti zkratu, pročež je při dlouho trvajícím zkratu možné poškození obvodu. ·The drawbacks of such circuits are the high output impedance of the circuit, which is the sum of the resistances of the sepia switch and the impedance of the signal line. Even when the sepia switch is arranged near the point where the signal is used, its value is very high, about 60 to 70 ohms, taking into account the load capacities, which limits the maximum steepness of the output signal. Switching to individual states can be realized relatively slowly and only with significant transient effects due to the final capacitance between the control electrode and the main electrode of the sepia switch transistor and output resistor depending on the switched voltage level. The parameter characterizing the transient component is the magnitude of the transient when switching to the third state, which is 800 mV at a load of 10 Mohm and 12.5 pF. Another disadvantage is that the two-state circuit has an output with a voltage generator and does not have short-circuit protection, so that a long-term short-circuit can damage the circuit. ·
Vývoj měření obvodů, zkrácení doby měření, posun horních mezních kmitočtů, jakož i vývoj velmi složitých obvodů podmiňují vypracování trojstavových zapojení pracujících vysokou rychlostí, jejichž funkce je prosta překmitů, přepínání do třetího stavu se děje bez přechodných jevů, v třetím stavu je příkon nepatrný a která mohou být zkonstruovávna za použití lacinějších obvodových prvků. Dále stávala potřeba vytvořit zapojení, za jehož pomoci může být spínatelná napěťová úroveň nastavena v širokém rozsahu.The development of circuit measurement, shortening of measurement time, shift of the upper limit frequencies, as well as the development of very complex circuits require the development of high-speed three-state circuits whose function is devoid of overshoots, switching to the third state without transients. which can be constructed using cheaper circuit elements. Further, there has been a need to provide a wiring in which a switchable voltage level can be adjusted over a wide range.
Hořejší požadavky uspokojující zapojení spočívá na poznatku, že spínač s třemi stavy může být realizován stupněm s diferenciálním zesilovačem, přičemž spínač sám leží v kolektorovém obvodu stupně s diferenciálním zesilovačem a jednotlivé stavy mohou být dosaženy řiditelným vytvořením generátoru proudu emitorového obvodu diferenciálního zesilovače, dále se к řízení používá stupeň přenášení úrovně se třemi stavy.The upper requirements of satisfying wiring are that the three-state switch can be realized by a differential amplifier stage, where the switch itself lies in the differential-amplifier stage collector circuit and the individual states can be achieved by controllable generation of the differential amplifier emitter circuit current generator. the control uses a level transfer stage with three states.
**
Tyto nevýhody jsou odstraněny u zapojení pro spínání napětových úrovní se třemi stavy podle vynálezu, jehož podstatou je, že první stupeň pro příjem ovládacího signálu, který je linkovým přijímačem, a druhý stupeň pro příjem signálu řídícího do třetího stavu, který * je rovněž linkovým přijímačem, jsou přes čtvrtý stupeň pro přenášení úrovně připojeny na vstup prvního diferenciálního zesilovače s oddělenými stejnými jedenáctými odpory báze pro předpětí v závěrném směru, opatřeného v emitorovém obvodu prvním řízeným generátorem proudu, a na vstup druhého diferenciálního zesilovače s oddělenými stejnými dvanáctými odpory báze pro předpětí v závěrném směru, opatřeného v emitorovém obvodu druhým řízeným generátorem proudu, první a druhý diferenciální zesilovač mají společný generátor proudu, připo jený jednak přes katodu první diody ke společné svorce jedenáctých odporů a přes katodu třetí diody к řídicímu vstupu prvního řídicího generátoru proudu, jednak přes anodu druhé diody ke společné svorce dvanáctých odporů a přes anodu Čtvrté diody к řídicímu vstupu druhého řídicího generátoru proudu, dále se v kolektorovém obvodu prvního diferenciálního zesilovače nalézá první spínač a v kolektorovém obvodu druhého diferenciálního zesilovače druhý spínač, první spínač je opatřen pátým tranzistorem, druhý spínač je opatřen šestým tranzistorem, přičemž spojené kolektory pátého a Šestého tranzistoru tvoří výstup zapojení, mezi kolektorem pátého tranzistoru a kolektorem Šestého tranzistoru je zapojen třetí kondenzátor a oba kolektory jsou spojený přes devátý a desátý odpor v sezriové.m zapojení.These disadvantages are eliminated in the three-state voltage level switching circuit according to the invention, which is characterized in that the first stage for receiving the control signal which is the line receiver and the second stage for receiving the control signal to the third state which is also the line receiver are coupled to the input of the first differential amplifier with the same eleven reverse bias resistors provided in the emitter circuit with the first controlled current generator and the second differential amplifier with the same 12th bias resistors in the emitter circuit through the fourth level transfer stage. provided in the emitter circuit with a second controlled current generator in the emitter circuit, the first and second differential amplifiers have a common current generator connected both via the cathode of the first diode to a common terminal of the eleventh resistors and through the cathode of the third diode to the control input of the first current control generator, both through the anode of the second diode to the common terminal of the twelfth resistor and through the anode of the fourth diode to the control input of the second control current generator, the first switch and the collector a second switch, a first switch is provided with a fifth transistor, a second switch is provided with a sixth transistor, the connected collectors of the fifth and sixth transistors forming an output, a third capacitor is connected between the collector of the fifth transistor and the collector of the sixth transistor ninth and tenth resistance from riové.m involvement.
Další podstatou vynálezu je, že první a druhý řízený generátor proudu jsou tepelně kompenzovány.It is a further object of the invention that the first and second controlled current generators are thermally compensated.
Jinou podstatou vynálezu je, že báze pátého tranzistoru je připojena jednak přes třetí odpor к jeho emitoru, jednak přes pátý odpor ke kolektoru prvního tranzistoru prvního diferenciálního zesilovače, který je přes sedmou diodu spojen s kolektorem pátého tranzistoru, báze šestého tranzistoru je připojena jednak přes čtvrtý odpor к jeho emitoru, jednak přes šestý odpor ke kolektoru prvního tranzistoru druhého diferenciálního zesilovače, dále sedmý odpor, spojený s emitorem pátého tranzistoru, je jako kolektorový odpor druhého tranzistoru prvního diferenciálního zesilovače přes pátou diodu připojen ke vstupu první spínané napěíové úrovně a osmý odpor, spojení s emitorem šestého tranzistoru, je jako kolektorový odpor druhého tranzistoru druhého diferenciálního zesilovače přes šestou diodu připojen ke vstupu druhé spínané napěíové úrovně, mezi kolektorem druhého tranzistoru prvního diferenciálního zesilovače a kolektorem pátého tranzistoru je zapojen první kondenzátor a mezi kolektorem druhého tranzistoru druhého diferenciálního zesilovače a kolektorem šestého tranzistoru je zapojen druhý kondenzátor.Another principle of the invention is that the base of the fifth transistor is connected through a third resistor to its emitter and through the fifth resistor to a collector of the first transistor of the first differential amplifier connected via a seventh diode to the collector of the fifth transistor. the resistance to its emitter, both through the sixth resistor to the collector of the first transistor of the second differential amplifier, and the seventh resistor connected to the emitter of the fifth transistor, as the collector resistor of the second transistor of the first differential amplifier through the fifth diode connected to the input of the first switched voltage level; connected to the emitter of the sixth transistor, as the collector resistance of the second transistor of the second differential amplifier via the sixth diode connected to the second switched voltage level input, between the collector of the second transistor of the first differential amplifier The first capacitor is connected to the collector of the fifth transistor and a second capacitor is connected between the collector of the second transistor of the second differential amplifier and the collector of the sixth transistor.
Ještě jinou podstatou vynálezu je, že ve čtvrtém stupni je emitor prvního tranzistoru spojen s emitorem druhého tranzistoru přes třináctý odpor, emitor třetího tranzistoru spojen s emitorem čtvrtého tranzistoru přes čtrnáctý odpor, báze prvního tranzistoru a třetího tranzistoru jsou spolu připojeny na první výstup druhého stupně přes třetí stupeň pro posouvání úrovně a jejich kolektory jsou spojeny se vstupy prvního diferenciálního zesilovače, báze druhého tranzistoru je spojena s druhým výstupem prvního stupně, který je spojen s prvním výstupem druhého stupně, báze čtvrtého tranzistoru je spojena s prvním výstupem prvního stupně, který je spojen s druhým výstupem druhého stupně, a jejich kolektory jsou spojeny se vstupy druhého diferenciálního zesilovače.Yet another aspect of the invention is that in a fourth stage, the first transistor emitter is coupled to the second transistor emitter through a thirteenth resistor, the third transistor emitter is coupled to the fourth transistor emitter through a fourteenth resistor, the base of the first transistor and the third transistor are connected together the third level shifting stage and their collectors are connected to the inputs of the first differential amplifier, the base of the second transistor is connected to the second output of the first stage which is connected to the first output of the second stage, the base of the fourth transistor is connected to the first output of the first stage the second output of the second stage, and their collectors are connected to the inputs of the second differential amplifier.
Zapojení podle vynálezu může být ovládáno řízením stupně pro příjem ovládacího signálu a stupně pro příjem signálu řídicího do třetího stavu. Tak dlouho, dokud se neobjeví povelový signál pro přepnutí do třetího stavu na stupni pro příjem signálu řídicího do třetího stavu, pracuje stupen přenášení úrovně jako generátor proudu. Jeho výstupní proud protékající odporem báze prvního a druhého diferenciálního zesilovače přeruší jednak predpčtí prvního a druhého diferenciálního zesilovače v závěrném směru a poskytuje proud báze pro pracovní bod; jednak při průchodu společným členem odporů báze poskytuje předpětí prvních diod v závěrném směru. Proud společného generátoru proudu řídí přes propouštějící druhé diody první a druhý řízený generátor proudu, čímž je dodáván prvnímu a druhému diferenciálnímu zesilovači emitorový proud pracovního bodu. Na druhé straně řídí výstupní proud stupně přenášení úrovně, jak odpovídá řízení stupně pro příjem ovládacího signálu, první a druhý diferenciální zesilovač a tím v protifázi ke kolektorovému obvodu prvního a druhého diferenciálního zesilovače připojené nepřesytitelné tranzistorové spínače. Pro první a druhý diferenciální zesilovač dodávají spínané napěíové úrovně napájecí napětí, pročež napěíové úrovně objevující se na společném výstupu prvního a druhého spínče souhlasí se spínanými napěíovými úrovněmi, popřípadě jsou tyto.nižší o zbytkové napětí na prvním a druhém spínači.The circuit according to the invention can be controlled by controlling the stage for receiving the control signal and the stage for receiving the control signal to the third state. As long as the third state command signal does not appear on the stage for receiving the third state signal, the level transfer stage operates as a current generator. Its output current flowing through the base resistance of the first and second differential amplifiers breaks both the bias of the first and second differential amplifiers in the reverse direction and provides the base current for the operating point; on the one hand, when passing through a common base resistor member, it biases the first diodes in the reverse direction. The common current generator current controls through the passing second diodes the first and second controlled current generators, thereby supplying the first and second differential amplifiers with an emitter operating current. On the other hand, the output current of the level transfer stage, as corresponding to the stage control for receiving the control signal, controls the first and second differential amplifiers and thereby counter-phase to the collector circuit of the first and second differential amplifiers of the connected transcribable transistor switches. For the first and second differential amplifiers, the switched voltage levels supply the supply voltage, whereupon the voltage levels appearing on the common output of the first and second switches coincide with or are lower by the residual voltage on the first and second switches.
С5 264101 82С5 264101 82
Když se nyní objeví povelový signál pro přepnutí do třetího stavu, stupeň přenášení úrovně se třemi stavy vypne všechny generátory proudu. Tímto způsobem uplatní se předpětí v závěrném stavu u bází tranzistorů diferenciálního zesilovače, první dioda dostane předpětí v propustném směru, druhá dioda předpětí v závěrném směru. Tak proud společného generátoru proudu, tekoucí první diodou, poskytuje předpětí bázi tranzistorů diferenciálního zesilovače v závěrném směru zvýšenou měrou, proud prvního a druhého řízeného generátoru proudu se zmenší, tím poklesne základna pracovního bodu a emitorové proudy na nulovou hodnotu a vypnou první a druhý diferenciální zesilovač. К sobě připojené výstupy prvního a druhého spínače, uspořádaných v kolektorových obvodech vykazují nedefinovaný potenciál, pročež výstupem je indikován ''přetržený” stav.Now when the command signal for switching to the third state appears, the level transfer stage with three states turns off all current generators. In this way, the bias in the reverse state is applied to the bases of the differential amplifier transistors, the first diode is forward biased, the second diode is biased in the reverse direction. Thus, the current of the common current generator flowing through the first diode provides a preload of the differential amplifier transistors in the reverse direction to an increased extent, the current of the first and second controlled current generators decreases, thereby lowering the operating point base and emitter currents to zero and switching off the first and second differential amplifiers. . The connected outputs of the first and second switches arranged in the collector circuits have undefined potential, whereupon the output indicates a 'broken' state.
První kondenzátor snižuje předkmitnutí vyskytující se u výstupního signálu, vznikající působením vrstvové kapacity polovodičových prostředků připojených к výstupu,The first capacitor reduces the bias occurring in the output signal due to the layer capacity of the semiconductor means connected to the output,
Druhým kondenzátorem a pátým odporem je dosaženo, že je zachován ohmický charakter výstupu v širokém rozsahu. Snižuje se takto účinek rozptylových výstupních indukčností. b The second capacitor and the fifth resistor ensure that the ohmic character of the output is maintained over a wide range. This reduces the effect of the scatter output inductances. b
Nejdůležitější výhodou zapojení podle vynálezu je, že novým uspořádáním za použijí lacinějších součástek ve srovnání se’ známými řešeními se dosahuje příznivějších parametrů a že zejména zapojení pracuje vyšší rychlostí. Míra překmitnutí vyskytujícího se při spínání definované, většinou programované, logické napěíové úrovně je akceptovatelná, při přepnutí do třetího stavu je míra překmitnutí zanedbatelná, současně je proudový příkon zapojení při definovaných stavech nízký a u třetího stavu je minimální. Zapojení podle vynálezu může být s nejlepším výsledkem použito jako část kolíkové elektroniky automatů sloužících pro zkoušení krajně komplikovaných obvodů.The most important advantage of the circuitry according to the invention is that the new arrangement using cheaper components compared to known solutions achieves more favorable parameters and that the circuitry in particular operates at a higher speed. The overshoot rate occurring during switching of a defined, mostly programmed logic voltage level is acceptable, when switching to the third state the overshoot rate is negligible, at the same time the current input power at defined states is low and in the third state it is minimal. The circuitry according to the invention can best be used as part of the pin electronics of automata for testing extremely complicated circuits.
Příklad provedení zapojení podle vynálezu je zobrazen na výkresu.An exemplary embodiment of the circuit according to the invention is shown in the drawing.
Jak patrno z obrázku, obsahuje zapojení první stupeň 2 pro příjem ovládacího signálu a druhý stupeň 4. pro příjem signálu řídícího do třetího stavu. Na jejich výstupy je připojen čtvrtý stupeň £ pro přenášení úrovně, který je připojen к prvnímu diferenciálnímu zesilovači 8 а к druhému diferenciálnímu zesilovači 61.As can be seen from the figure, the circuitry comprises a first stage 2 for receiving a control signal and a second stage 4 for receiving a control signal into a third state. Their outputs are connected to a fourth level transfer stage 6, which is connected to the first differential amplifier 8 and the second differential amplifier 61.
První stupeň 2 a druhý stupeň 4 řídícího mají výstupy v dvoučinném zapojení a tvoří společně obvod logického součtu.The first stage 2 and the second stage 4 of the controller have outputs in a double-acting connection and together form a logic sum circuit.
Ve čtvrtém stupni 6. jsou dvě tranzistorové dvojice, přičemž emitory prvního tranzistoru T^ a druhého tranzistoru X2» tvořících společně dvojici, jsou spolu spojeny třináctým odporem Д0 a rovněž tak je tomu u třetího tranzistoru χ^ a čtvrtého tranzistoru X^, zde jsou emitory spojeny čtrnáctým odporem R^. Členy dvojic jsou spolu spojeny pomocí odporů, Báze prvního tranzistoru T^ a třetího tranzistoru T^ jsou spolu spojeny a přes třetí stupeň 2 pro posouvání úrovně připojeny к prvnímu výstupu 21 druhého stupně j4. Báze druhého tranzistoru X2 Je připojena к prvnímu výstupu 21 druhého stupně 4, а к druhému výstupu 23 prvního stupně 2. Báze Čtvrtého tranzistoru T^ je připojena к prvnímu výstupu 2 4 prvního stupně 2 а к druhému výstupu 25 druhého stupně 4_.In the fourth step, two sixth transistor pair, wherein the emitter of the first transistor T ^ and a second transistor X2 »together forming a pair are connected together thirteenth resistor Д 0 as well as that of the third transistor and the fourth χ ^ X ^ transistor, here the emitters are connected by a fourteenth resistor R1. The members of the pairs are connected together by resistors, the bases of the first transistor T1 and the third transistor T4 are connected together and connected via the third level shifting stage 2 to the first output 21 of the second stage 14. The base of transistor X 2 J к e connected to the first output 21 of the second stage 4, а к second output 23 of the first stage 2. The base of fourth transistor Tf is connected к first output of first stage 2 4 2 а к second output 25 of the second stage 4.
Kolektory prvního tranzistoru Xp druhého tranzistoru X2, třetího tranzistoru T^ a čtvrtého tranzistoru T^ jsou otevřené, přičemž kolektory dvojice tvořené prvním tranzistorem Xj. a třetím tranzistorem χ? tvoří jednu výstupní dvojici čtvrtého stupně 6 a kolektory druhého tranzistoru X2 a Čtvrtého tranzistoru X^ tvoří druhou dvojici výstupů čtvrtého stupně Д. t The collectors of the first transistor Xp second transistor X2, the third transistor T ^ and T ^ fourth transistor are open, and the collector formed by the first transistor pair Xj. and the third transistor χ ? forming a pair of fourth output stage 6 and the collector of the second transistor X2 and X ^ fourth transistor form a second pair of outputs of the fourth stage Д. t
První diferenciální zesilovač 8 má dělený odpor báze, poskytující předpětí v závěrném * směru, přičemž odpor báze je tvořen jako společným členem prvním odporem Др připojeným ke zdroji kladného napájecího napětí +JJγ, a dvěma stejnými jedenáctými odpory Д^, Dále je v jeho emitorovém obvodu teplotně kompenzovaný první řízený, generátor 10 proudu, napojený rovněž na zdroj kladného napájecího napětí +Uj. Vstup napájecího napětí prvního diferenciálního zesilovače Д je tvořen vstupem první spínání napětové úrovně Up v kolektorovém obvodu jeho sedmého tranzistoru T6 je uspořádán tranzistorový první spínač 20. Stejně tak druhý diferenciální zesilovač 01 má dělený odpor báze předpínající v závěrném směru, přičemž odpor báze je tvořen jako společným členem druhým odpor připojeným ke zdroji záporného napájecího napětí -Uj, a oddělenými stejnými dvanáctými odpory . V emitorovém obvodu je teplotně kompenzovaný, druhý řízený generátor 101 proudu, napojený též na zdroj záporného napájecího napětí -Ду. Vstup napájecího napětí druhého diferenciálního zesilovače 01 je tvořen vstupem druhé spínané napětové úrovně a v kolektorovém obvodu jeho devátého tranzistoru T61 je uspořádán tranzistorovaný druhý spínač 201.The first differential amplifier 8 has a split base resistor providing a bias in the reverse direction, the base resistor being formed as a common member by a first resistor Др connected to a positive supply voltage source + JJγ and two equal eleventh resistors Д ^. a temperature compensated first controlled, current generator 10, also connected to a positive supply voltage + Uj. The supply voltage input of the first differential amplifier Д is formed by the input of the first switching voltage level Up in the collector circuit of its seventh transistor T6, a transistor first switch 20 is provided. Likewise, the second differential amplifier 01 has a split base resistance biased in the reverse direction. a second resistor connected to a negative supply voltage source -Uj, and separated by the same twelve resistors. In the emitter circuit there is a temperature-compensated, second controlled current generator 101, also connected to a negative supply voltage -DV. The supply voltage input of the second differential amplifier 01 is formed by the input of the second switched voltage level and a transistorized second switch 201 is provided in the collector circuit of its ninth transistor T61.
Na vstupy 22 prvního diferenciálního zesilovače Д je připojen kolektor prvního tranzistoru a kolektor třetího tranzistoru čtvrtého stupně £, zatímco na vstupy 26 druhého diferenciálního zesilovače 01 je připojen kolektor druhého tranzistoru χ2 a kolektor čtvrtého tranzistoru Хд , a sice tak, že u prvního diferenciálního zesilovače Д je báze sedmého tranzistoru majícího ve svém kolektorovém obvodu první spínač 20, spojena s třetím tranzistorem а и druhého diferenciálního zesilovače 81 je báze devátého tranzistoru T61 majícího ve svém kolektorovém obvodu druhý spínač 201 spojena s druhým tranzistorem ]_2 ·The inputs 22 of the first differential amplifier Д are connected to the collector of the first transistor and the collector of the third transistor of the fourth stage,, while the inputs 26 of the second differential amplifier 01 are connected to the collector of the second transistor χ 2 and the collector of the fourth transistor Хд. The base of the seventh transistor having the first switch 20 in its collector circuit is connected to the third transistor and the second differential amplifier 81. The base of the ninth transistor T61 having the second switch 201 in its collector circuit is connected to the second transistor.
První diferenciální zesilovač Д a druhý diferenciální zesilovač 81 mají dále společný generátor 16 proudu, který je u prvního řízeného generátoru 10 proudu a druhého řízeného generátoru 101 proudu připojen jednak přes první diodu Д^ a přes druhou diodu Дц ke společné svorce odporů báze prvního diferenciálního zesilovače Д a druhého diferenciálního zesilovače 81, jednak přes třetí diodu Д2 a čtvrtou diodu Д2р které jsou souhlasně polarizovány s první diodou Ду, popřípadě druhou diodou D^, к vstupům prvního řízenémτιθ generátoru 10 proudu řízeného generátoru 101 proudu.The first differential amplifier Д and the second differential amplifier 81 further have a common current generator 16, which is coupled to the first controlled current generator 10 and the second controlled current generator 101 via a first diode Д ^ and a second diode Дц to a common base resistor terminal of the first differential amplifier Δ and the second differential amplifier 81, on the one hand through the third diode Д 2 and the fourth diode Д 2 р, which are respectively polarized with the first diode Ду or the second diode D ^, to the inputs of the first controlled current generator 10 of the controlled current generator 101.
První diferenciální zesilovač Д a druhý diferenciální zesilovač 81, první řízený generátor 10 proudu a druhý řízený generátor 101 proudu, dále první spínač 20 a druhý spínač 201, jakož i obvodové části tvořící spojení se společným generátorem 16 proudu, mají podobné obvodové uspořádání, rozdíl plyne z vodivostního typu tranzistorů připojených na opačná napájecí napětí, jakož i ze směru propustnosti diod.The first differential amplifier Д and the second differential amplifier 81, the first controlled current generator 10 and the second controlled current generator 101, the first switch 20 and the second switch 201, as well as the circuit parts forming the connection to the common current generator 16, have similar circuit arrangement. conductivity type transistors connected to opposite supply voltages as well as diode permeability direction.
První spínač 20 a druhý spínač 201 jsou opatřeny pátým tranzistorem χ^ a šestým tranzistorem jejichž báze jsou jednak přes třetí odpor Д2, čtvrtý odpor Д2у, spojeny s emitorem, jednak přes pátý odpor Д^, popřípadě šestý odpor Д^у, spojeny s kolektorem sedmého, případně devátého tranzistoru X^X^y prvního, popřípadě druhého diferenciálního zesilovače Д, 81, přičemž tento kolektor je přes sedmou diodu Дд , popřípadě osmou diodu Дду, spojen s kolektorem pátého tranzistoru X^, popřípadě šestého tranzistoru l^y· Kolektor osmého, případně desátého tranzistoru χ^, X?y prvního diferenciálního zesilovače Д a druhého diferenciálního zesilovače 81 je spojen jednak přes kolektorový sedmý odpor Дд, popřípadě osmý odpor Дду, s emitorem pátého tranzistoru χ^, popřípadě šestého tranzistoru X51, a přes pátou diodu Д^, popřípadě šestou diodu Д^р se vstupem vysoké druhé spínané napětové úrovně Д^, popřípadě nízké první spínané napětové úrovně U|_, jednak přes první kondenzátor Cy, popřípadě druhý kondenzátor Cp, se společnou svorkou pátého tranzistoru Xp popřípadě šestého tranzistoru Xp> a sedmé diody Дд, popřípadě osmé diody Дду.The first switch 20 and the second switch 201 are provided with a fifth transistor χ and a sixth transistor whose bases are connected via a third resistor D 2 , fourth resistor D 2 у, to the emitter, on the other hand through a fifth resistor D 2, connected to the collector of the seventh or ninth transistor X ^ X ^ y of the first or second differential amplifier Д, 81, which collector is connected to the collector of the fifth transistor X ^ or the sixth transistor 1 via the seventh diode Дд or the eighth diode Дду The collector of the eighth or tenth transistor χ ^, X? y of the first differential amplifier Д and the second differential amplifier 81 is connected via the collector seventh resistor δ or the eighth resistor δу to the emitter of the fifth transistor χ ^ or the sixth transistor X 51 . and via a fifth diode Д ^ or a sixth diode Д ^ р with a high second switched voltage input and low first switching voltage levels U1, on the one hand through the first capacitor Cy and the second capacitor Cp, with the common terminal of the fifth transistor Xp or the sixth transistor Xp> and the seventh diode Dd and the eighth diode Dd.
Výstup prvního spínače 20, popřípadě druhého spínače 201, je tvořen společnou svorkou sedmé diody Дд, popřípadě osmé diody Ддр prvního kondenzátoru Др popřípadě druhého kondenzátoru Сц, a kolektoru pátého tranzistoru Xp popřípadě šestého tranzistoru Xp·The output of the first switch 20 and / or the second switch 201 is formed by a common terminal of the seventh diode Дд or the eighth diode Ддр of the first capacitor Др or the second capacitor Сц, and the collector of the fifth transistor Xp or the sixth transistor Xp ·
Mezi výstupy prvního spínače 20 a druhého spínače 201 je zapojen třetí kondenzátor Д2· Oba výstupy, spojené pres devátý odpor R^ a desátý odpor Д^у, tvoří výstup Д zapojení.Between the outputs of the first switch 20 and the second switch 201, a third capacitor D 2 is connected. Both outputs connected via the ninth resistor R 2 and the tenth resistor D 2 у constitute the wiring output D 2.
Při funkci zapojení, aby se mohl zajistit výskyt definované logické napětové úrovně, to jest první spínané napětové úrovně nebo druhé spínané napětové úrovně U^, na výstupu K. zapojení, je druhý stupeň £ řízen logickou úrovní 1 a první stupeň 2 je řízen způsobem odpovídajícím žádané první spínané napětové úrovni nebo druhé spínané napětové úrovni Signál objevující se na výstupu druhého stupně £ dospěje ke čtvrtému stupni a předepne první tranzistor a třetí tranzistor Д^ do vodivého stavu, čímž se stanou druhý tranzistor a čtvrtý tranzistor Дд vodivými. Velikost proudu protékajícího jednotlivými tranzistorovými dvojicemi závisí na okamžitém řízení prvního stupně 2.In the wiring function, in order to ensure the occurrence of a defined logic voltage level, i.e., the first switched voltage level or the second switched voltage level U1, at the output K of the wiring, the second stage 6 is controlled by the logic level 1 and the first stage 2 is controlled in a manner the first switching voltage level or the second switching voltage level The signal appearing at the output of the second stage 6 arrives at the fourth stage and biases the first transistor and the third transistor D to the conductive state, thereby making the second transistor and the fourth transistor Dd conductive. The magnitude of the current flowing through the individual transistor pairs depends on the instantaneous control of the first stage 2.
Sečtený proud prvního tranzistoru Д^ a třetího tranzistoru Д^ teče společným členem, to jest prvním odporem Д^ odporu báze prvního diferenciálního zesilovače J3, kdežto sečtený proud druhého tranzistoru a čtvrtého tranzistoru Дд protéká jako společný Členem druhým odporem Др odporu báze druhého diferenciálního zesilovače 81, čímž se zmenší předpétí prvního diferenciálního zesilovače Д a druhého diferenciálního zesilovače 81 v závěrném směru a současně první dioda Dp popřípadě druhá dioda £p, se předepne v závěrném směru. Tímto způsobem ovládá proud společného generátoru 16 proudu, protékající přes třetí diodu ^21 popřípadě čtvrtou diodu D21» PrvRí řízený generátor 10 proudu, popřípadě druhý řízený generátor 101 proudu, čímž jsou první diferenciální zesilovač Д a druhý diferenciální zesilovač 81 opatřeny emitorovým proudem.The summed current of the first transistor Д ^ and the third transistor Д ^ flows through a common member, i.e., the first resistor ^ of the base resistor ^ of the first differential amplifier J3, while the summed current of the second transistor and the fourth transistor дd flows as a common member. thereby reducing the biasing of the first differential amplifier D and the second differential amplifier 81 in the reverse direction, and simultaneously the first diode Dp and the second diode P, respectively, are biased in the reverse direction. In this way, the current of the common current generator 16 flowing through the third diode 21, the fourth diode D21, the first controlled current generator 10 and the second controlled current generator 101, respectively, controls the first differential amplifier Д and the second differential amplifier 81 with an emitter current.
V závislosti na okamžitém řízení prvního stupně 2 teče proud tranzistorové dvojice vedoucí silnější proud u jednoho z dvojice tvořené prvním diferenciálním zesilovačem Д a druhým diferenciálním zesilovačem 81 přes odpor báze jednoho tranzistoru, u druhého z dvojice tvořené prvním diferenciálním zesilovačem 8 a druhým diferenciálním zesilovačem 81 odporem báze druhého tranzistoru a poskytuje napětí báze v propustném směru a proud báze. Kdyby proud tranzistorové dvojice tvořené třetím tranzistorem a čtvrtým tranzistorem Дд měl být silnější, povede v prvním diferenciálním zesilovači Д sedmý tranzistor Д^ ‘připojený к prvnímu spínači 20. Kolektorový proud tekoucí pátým odporem Д-j a třetím odporem R2, otevře pátý tranzistor Др načež se přes pátou diodu D , zapojenou v propustném směru, na výstupu prvního spínače 20 objeví o zbytkové napětí snížený podíl první spínané napětové úrovně U, tvořící napájecí napětí. Nasycení pátého tranzistoru Д5 se zabrání napětím na pátém odporu a sedmé diodě Од, přičemž se sníží předkmit v prvním kondenzátoru , mající původ ve vybití vrstvové kapacity sedmé diody Од, jakož i pátého tranzistoru Д^. Současně vede v druhém diferenciálním zesilovači B1 s kolektorovým sedmým odporem R4 spojený osmý tranzistor Д?, přičemž na výstupu druhého spínače 201 tam existující napětí je nedefinované, výstup indikuje přetržený” stav.Depending on the instantaneous control of the first stage 2, the current of the transistor pair conducting a stronger current flows in one of the pair formed by the first differential amplifier Д and the second differential amplifier 81 through the base resistance of one transistor. base of the second transistor and provides base voltage in forward direction and base current. If the current of the transistor pair formed by the third transistor and the fourth transistor Дд were to be stronger, the seventh transistor Д ^ 'connected to the first switch 20 would result in the first differential amplifier Д. The collector current flowing through the fifth resistor through a forward diode D, at the output of the first switch 20, a reduced fraction of the first switched voltage level U forming the supply voltage occurs by the residual voltage. The saturation of the fifth transistor Д5 is prevented by the voltages on the fifth resistor and the seventh diode Од, while reducing the bias in the first capacitor originating from the discharge of the capacitance of the seventh diode Од as well as the fifth transistor Д ^. At the same time leads to a second differential amplifier to the collector B1 seventh resistor R4 connected eighth transistor Д ?, whereby the output of the second switch 201 where the existing voltage is undefined, the output indicates broken "condition.
Kdyby proud dvojice tvořené prvním tranzistorem Д^ a druhým tranzistorem Д2 byl silnější, uzavře se uvnitř prvního a druhého diferenciálního zesilovače J3, 81 vedoucí sedmý, případně devátý tranzistor Д^, Д^р popsaný v předcházejícím, načež uzavřený osmý, případně devátý tranzistor Ду, Дур podobně, jak popsáno, přejde do vodivého stavu. Tímto způsobem indikuje výstup prvního spínače 20 nedefinovaný stav, přičemž na výstupu druhého spínače 201 se objeví o zbytkové napětí snížená druhá spínaná napěíová úroveň U^.If the current of the pair formed by the first transistor Д ^ and the second transistor Д2 is stronger, the seventh and ninth transistors D ^, D ^ р described in the previous one, and the closed eighth or ninth transistors D are closed inside the first and second differential amplifiers J3, 81. , Дур similarly as described, goes into a conductive state. In this way, the output of the first switch 20 indicates an undefined state, and at the output of the second switch 201 there is a residual voltage reduced by the second switched voltage level U1.
Třetí kondenzátor C2, zapojený mezi výstupem prvního spínače 20 a výstupem druhého spínače 201, zvyšuje kompenzací rozptylových indukčnóstí kmitočtové pásmo, v němž výstup může být považován za ohmický. Devátý odpor Др popřípadě devátý odpor Др, připojený к jednotlivým výstupům obvodů, slouží к nastavení hodnoty výstupního odporu indikovaného v definovaném stavu zapojení. : ‘The third capacitor C 2 , connected between the output of the first switch 20 and the output of the second switch 201, increases the frequency band in which the output can be considered ohmic by compensating the inductance. The ninth resistor Др or the ninth resistor Др, connected to individual circuit outputs, serves to set the value of the output resistance indicated in the defined wiring state. : '
Při uvedení zapojení v činnost, když úloha spočívá ve vytváření třetího, ‘'přetrženého” stavu na výstupu К zapojení, je druhý stupeň £ řízen logickou úrovní ”0”. Řízený stav prvního šupně 2t vyplývající z propojeného zapojení logického součtu, nehraje roli. Signál objevující se na výstupu druhého stupně £ odpojí před třetí stupeň 5. čtvrtý stupeň £ první tranzistor Д1 a třetí tranzistor Д^ tranzistorové dvojice. Následkem toho nevedou také druhý tranzistor Д2 a Čtvrtý tranzistor Дд, první dioda D^ popřípadě druhá dioda D^, propouští, proud společného generátoru 16 porudu protéká společným členem - prvním odporem Др popřípadě druhým odporem Др, odporů báze, načež třetí dioda > popřípadě čtvrtá dioda £21» Přestane vést. První řízený generátor 10 proudu, popřípadě druhý řízený generátor 101 proudu, se rovněž uzavře, první a druhý diferenciální zesilovač 8 a 81 se dostanou do bezproudového stavu, první spínač 20 a druhý spínač 201 a tím výstup Д zapojení ukazují ze strany výstupu roztržený stav.When engaging the wiring, when the task is to create a third, '' broken '' state at the wiring output К, the second stage říz is controlled by the logic level '0'. The controlled state of the first 2 tons resulting from the interconnected connection of the logical sum does not matter. The signal appearing at the output of the second stage 6 disconnects before the third stage 5 the fourth stage 6 of the first transistor D1 and the third transistor D1 of the transistor pair. Consequently, the second transistor Д2 and the fourth transistor Дд, the first diode D ^ and the second diode D ^, also do not pass, the current of the common generator 16 flows through the common member - the first resistor Др or the second resistor Др. £ 21 »Stop Leading. The first controlled current generator 10 or the second controlled current generator 101 is also closed, the first and second differential amplifiers 8 and 81 are de-energized, the first switch 20 and the second switch 201 and thus the wiring output Д show a torn state from the output side.
Když se nyní na zapojení přiloží nuceně napětí, jak to při použití jako části kolíkové elektroniky představuje provozní stav, a napětí převyšuje napětí v propustném směru na přechodu kolektor - báze pátého tranzistoru , popřípadě šestého tranzistoru zajištuje, co se týče napětí tohoto směru, v závěrném směru zapojená pátá dioda , popřípadě šestá dioda D-ц, že se roztržený stav udrží.Now that the voltage is applied to the wiring as it is used as part of the pin electronics, the voltage exceeds the forward direction voltage at the collector-base transition of the fifth transistor or the sixth transistor, providing the reverse voltage at that direction. The fifth diode, or the sixth diode D-ц, is connected in a direction that keeps the burst state.
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| HU350081A HU183699B (en) | 1981-11-24 | 1981-11-24 | High-speed switching circuit of three-state |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS836882A2 CS836882A2 (en) | 1988-09-16 |
| CS264101B2 true CS264101B2 (en) | 1989-06-13 |
Family
ID=10964272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS828368A CS264101B2 (en) | 1981-11-24 | 1982-11-23 | Connection for voltage level switching with three states |
Country Status (4)
| Country | Link |
|---|---|
| CS (1) | CS264101B2 (en) |
| DD (1) | DD160351A5 (en) |
| DE (1) | DE3241201A1 (en) |
| HU (1) | HU183699B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167242A3 (en) * | 1984-05-07 | 1988-02-10 | Versatile Integrated Modules Inc | Triple-state circuit |
| US4649298A (en) * | 1985-01-09 | 1987-03-10 | At&T Bell Laboratories | Non-saturating tri-state driver circuit |
| DE3905163A1 (en) * | 1989-02-20 | 1990-08-23 | Sick Optik Elektronik Erwin | DC semiconductor switch |
-
1981
- 1981-11-24 HU HU350081A patent/HU183699B/en not_active IP Right Cessation
-
1982
- 1982-11-02 DD DD24449182A patent/DD160351A5/en not_active IP Right Cessation
- 1982-11-08 DE DE19823241201 patent/DE3241201A1/en not_active Withdrawn
- 1982-11-23 CS CS828368A patent/CS264101B2/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| HU183699B (en) | 1984-05-28 |
| CS836882A2 (en) | 1988-09-16 |
| DE3241201A1 (en) | 1983-06-09 |
| DD160351A5 (en) | 1983-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397938A (en) | Current mode logic switching stage | |
| US5122689A (en) | Cmos to ecl/cml level converter | |
| US4112314A (en) | Logical current switch | |
| US4259601A (en) | Comparison circuit having bidirectional hysteresis | |
| US5347174A (en) | Circuit arrangement for converting a voltage drop tapped from a test object from a predetermined input voltage range to a desired output voltage range | |
| US6040710A (en) | CML-CMOS conversion circuit | |
| US3510685A (en) | High speed semiconductor switching circuitry | |
| CS264101B2 (en) | Connection for voltage level switching with three states | |
| US4912344A (en) | TTL output stage having auxiliary drive to pull-down transistor | |
| US4210830A (en) | High speed switching circuit | |
| JP2852972B2 (en) | TTL to ECL / CML conversion circuit with differential output | |
| US4517475A (en) | Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation | |
| EP0098155B1 (en) | Schmitt trigger circuit | |
| US4924116A (en) | Feedback source coupled FET logic | |
| US5539350A (en) | Common mode logic line driver switching stage | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| EP0317890B1 (en) | Ttl circuit with increased transient drive | |
| US4998029A (en) | Dual supply ECL to TTL translator | |
| US4634994A (en) | Bipolar logical circuit arrangement for signal regeneration | |
| US4219744A (en) | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed | |
| US5083046A (en) | Source-coupled fet logic type output circuit | |
| US5572152A (en) | Logic circuit with the function of controlling discharge current on pull-down and emitter coupled logic circuit | |
| US4554468A (en) | Latching comparator with hysteresis | |
| JP2760017B2 (en) | Logic circuit |