CS261024B1

CS261024B1 - Connection for functional testing scale frequency divider and circuit's phase detector for engine speed control

Info

Publication number: CS261024B1
Application number: CS863895A
Authority: CS
Inventors: Jaromir Chocholac
Original assignee: Jaromir Chocholac
Priority date: 1986-05-28
Filing date: 1986-05-28
Publication date: 1989-01-12
Also published as: CS389586A1

Abstract

Zapojení je určené pro funkční testování stupnicového děliče kmitočtu a fázového detektoru integrovaného obvodu pro řízení otáček motorků, sestávajícího z pomocného děliče kmitočtu, komparátorů a vyhodnocovacího obvodu. Zapojení obsahuje dělič kmitočtu, stupnicový dělič kmitočtu, fázový detektor, tachozesilovač, generátor impulsů, převodník úrovně, pomocný dělič kmitočtu, kodér, komparátor a vyhodnocovací obvod, propojené podle obr. a lze využít v automatických testovacích zařízeních jak u výrobce integrovaných obvodů, tak u výrobce finálních výrobků na vstupní kontrolu integrovaných obvodů.The wiring is designed for functional testing frequency and phase scale divider integrated circuit detector for motorcycle speed control from an auxiliary frequency divider, comparators and evaluation circuit. Wiring includes frequency divider, frequency divider phase detector, tacho amplifier, pulse generator, level converter, auxiliary frequency divider, encoder, comparator and evaluation circuit, interconnected by FIG devices as integrated by the manufacturer circuits as well as the final manufacturer products for entry control integrated circuits.

Description

Vynález se týká zapojení pro funkční testování stupnicového děliče kmitočtu a fázového detektoru integrovaného obvodu pro řízení otáček motorků, sestávajícího z pomocného děliče kmitočtu, komparátoru a vyhodnocovacího obvodu.BACKGROUND OF THE INVENTION The invention relates to a circuit for functional testing of a frequency divider and a phase detector of an integrated motor speed control circuit, comprising an auxiliary frequency divider, a comparator and an evaluation circuit.

Monolitický LSI integrovaný obvod je určen pro řízení otáček motorků systémem fázového závěsu. Jedním z prvořadých požadavků při výrobě integrovaného obvodu je zajištění produktivity testování. Využití principů známých z řešení obvodů fázového závěsu pro testování stupnico¹vého děliče kmitočtu a fázového detektoru je nevýhodné pro aplikaci v automatických testovacích zařízeních. Při využití těchto metod jsou nutné analogové smyčky, což s sebou přináší relativně dlouhé doby potřebné pro dosažení stavu fázového závěsu a změření kmitočtu oscilátoru a nelze vyhodnotit chybné počáteční nastavení stupnicového děliče kmitočtu, které se projeví změnou fáze referenčního signálu. Doba potřebná pro úplné otestování stupnicového děliče kmitočtu a fázového detektoru touto metodou se pohybuje kolem 1 s.The monolithic LSI integrated circuit is designed to control motor speed with a phase lock system. Ensuring testing productivity is one of the primary requirements in IC manufacturing. Use of principles known solutions of the PLL circuit for testing a scale of ¹ tion frequency dividers and the phase detector is disadvantageous for application in automatic test equipment. Using these methods, analog loops are required, which entails relatively long times to reach the phase locked state and oscillator frequency measurement, and it is not possible to evaluate an incorrect initial setting of the frequency divider that results in the phase change of the reference signal. The time required for complete testing of the frequency divider and phase detector by this method is around 1 s.

Nevýhody odstraňuje zapojení pro funkční testování stupnicového děliče kmitočtu a fázového detektoru integrovaného obvodu pro řízení otáček motorků podle vynálezu, jehož podstata spočívá v tom, že výstup generátoru impulsů, který je opatřen startovacím vstupem, je spojen s prvním vstupem testovaného integrovaného obvodu, jehož první výstup je spojen se vstupem převodníku úrovně, jehož výstup je spojen s prvním vstupem pomocného děliče kmitočtu majícího stejné funkční vlastnosti jako stupnicový dělič kmitočtu dobrého integrovaného obvodu, přičemž jeho výstup je spojen s druhým vstupem testovaného integrovaného obvodu a současně s druhým vstupem vyhodnocovacího obvodu, jehož první vstup je spojen s výstupem komparátoru a jehož výstupem je dávána informace o kvalitě testovaného integrovaného obvodu, přičemž vstup komparátoru je propojen s druhým výstupem testovaného integrovaného obvodu, jehož třetí vstup je spojen s výstupem kodéru, přičemž řídicí vstup kodéru je propojen s řídicím vstupem pomocného děliče kmitočtu.Disadvantages are eliminated by the wiring for functional testing of the frequency divider and phase detector of the integrated motor speed control circuit according to the invention, which is characterized in that the output of the pulse generator having a start input is connected to the first input of the test integrated circuit whose first output it is connected to the input of the level converter, the output of which is connected to the first input of the auxiliary frequency divider having the same functional characteristics as the frequency converter of the good integrated circuit, its output being connected to the second input of the integrated circuit under test the input is connected to the comparator output and the output of which provides information about the quality of the integrated circuit being tested, the comparator input being coupled to the second output of the test integrated circuit, whose third The input is coupled to the output of the encoder, the control input of the encoder being coupled to the control input of the sub-frequency divider.

Na připojeném výkresu je blokově znázorněno zapojení pro funkční testování integrovaného obvodu pro řízení otáček motorků.podle vynálezu.The wiring diagram for functional testing of the motor speed control integrated circuit according to the invention is shown in the attached drawing.

Testovaný integrovaný obvod χ obsahuje dělič 2 kmitočtu, jehož vstup současně tvoří první vstup 36 testovaného integrovaného obvodu χ a jehož výstup 38 je spojen s prvním vstupem 39 stupnicového děliče 2 kmitočtu, přičemž druhý vstup současně tvoří třetí vstup 34 testovaného integrovaného obvodu JI a výstup 40 stupnicového děliče 2 kmitočtu je spojen s referenčním vstupem 41 fázového detektoru 3, jehož výstup je současně druhým výstupem 29 testovaného integrovaného obvodu χ a tacho vstup 42 fázového detektoru 3 je spojen s výstupem 43 tachozesilovače £, jehož vstup je současně druhým vstupem 31 testované^ integrovaného obvodu I. Výstup 21 generátoru 5 impulsů opatřeného startovacím vstupem 20 je spojen s prvním vstupem 36 testovaného integrovaného obvodu χ, jehož první výstup 37 je spojen se vstupem 22 převodníku 6 úrovně, jehož výstup 23 je spojen s prvním vstupem 25 pomocného děliče T_ kmitočtu, přičemž jeho výstup 26 je spojen s druhým vstupem 31 testovaného integrovaného obvodu χ a současně s druhým vstupem 44 vyhodnocovacího obvodu 11, jehož třetí vstup 49 slouží k inicializaci vyhodnocovacího obvodu 11 a jehóž první vstup 45 je spojen s výstupem 46 komparátoru 2, přičemž výstupem 27 vyhodnocovacího obvodu 11 je dávána informace o kvalitě testovaného integrovaného obvodu a vstup 47 komparátoru 2 je propojen s druhým výstupem 29 testovaného integrovaného obvodu χ, jehož třetí vstup 34 je spojen s výstupem 57 kodéru 2, přičemž řídicí vstup 48 kodéru 2 3^e propojen s řídicím vstupem 24 pomocného děliče 7_ kmitočtu.The test IC comprises a frequency divider 2 whose input simultaneously constitutes the first input 36 of the test IC and whose output 38 is connected to the first input 39 of the frequency divider 2, the second input simultaneously forming the third input 34 of the test IC and the output 40 the frequency divider 2 is connected to the reference input 41 of the phase detector 3, the output of which is simultaneously the second output 29 of the tested integrated circuit χ, and the tacho input 42 of the phase detector 3 is connected to the output 43 of the tacho amplifier. the output 21 of the pulse generator 5 provided with the start input 20 is connected to the first input 36 of the IC tested, whose first output 37 is connected to the input 22 of the level converter 6, the output 23 of which is connected to the first input 25 p wherein its output 26 is coupled to the second input 31 of the IC to be tested and simultaneously to the second input 44 of the evaluation circuit 11, the third input 49 of which serves to initialize the evaluation circuit 11 and the first input 45 is connected to the output 46 of comparator 2; the evaluation circuit 11 is given information on the quality of the tested integrated circuit and the input 47 of comparator 2 is connected to a second output 29 of the tested integrated circuit χ, whose third input 34 is connected to output 57 of the encoder 2, wherein the control input 48 of the encoder 2 ³ and connected with the control input 24 of the sub-frequency divider 7.

Princip testování integrovaného obvodu je následující: Přes tříbitový řídicí vstup 24 inicializujeme pomocný dělič J_ kmitočtu, přes tříbitový řídicí vstup 42, pomocí kodéru 8 inicializujeme přes dvoubitový vstup 34 testovaný integrovaný obvod χ a přes vstup 49 vyhodnocovací obvod χχ. Potom rovněž přes řídicí vstup 24 a řídicí vstup 48 nastavíme požadovaný dělicí poměr pomocného děliče T_ kmitočtu a stupnicového děliče 2 kmitočtu uvnitř testovaného integrovaného obvodu χ. Pomocí startovacího vstupu 20 spustíme generátor 5 impulsů, který budí přes vstup 36 dělič χ kmitočtu, z jehož výstupu 38 je buzen vstup 39 stupnicového děliče 2 kmitočtu a současně přes výstup 37 testovaného integrovaného obvodu £ je signál přiveden na vstup 22 převodníku £ úrovně, z jehož výstupu 23 je přes vstup 25 buzen pomocný dělič 7_ kmitočtu, z jehož výstupu 26 je signál přiveden na druhý vstup 31 testovaného integrovaného obvodu £ a současně na druhý vstup 44 vyhodnocovacího obvodu 11. Tímto zapojením je zajištěno shodné buzení referenčního vstupu 41 a taoho vstupu 42 fázového detektoru £. Výstup 29 testovaného integrovaného obvodu £ je současně výstupem fázového detektoru £ a je spojen se vstupem 47 komparátoru £, jehož výstup 46 je spojen se vstupem 45 vyhodnocovacího obvodu ££. U dobrého integrovaného obvodu je po inicializaci výstup 29 ve stavu odpovídajícímu stavu fázového závěsu. Komparátor £ monitoruje tento stav a při jeho změně překlopí. Vyhodnocovací obvod 11 vyhodnocuje změnu stavu komparátoru po dobu dvou period signálu na výstupu 26 pomocného děliče £ kmitočtu. Vyhodnocovací časový interval je odvozen ze signálu přivedeného na vstup 44 vyhodnocovacího obvodu ££. Vyhodnocovací obvod 11 na svém výstupu 27 dává informaci o hodnocení testovaného integrovaného obvodu systémem dobrý/vadný. Testovací postup se opakuje pro všechny dělicí poměry stupnicového děliče 2 kmitočtu. Doba potřebná pro úplné otestování stupnicového děliče 2 a fázového detektoru £ v zapojení podle vynálezu je 0,12 s při frekvenci generátoru £ impulsů rovné 4 MHz. Další výhodou je snadné vyhodnocení chybného počátečního nastavení stupnicového děliče kmitočtu projevující se změnou fáze referenčního signálu. Rozdílná fáze referenčního a tacho signálu způsobí změnu na výstupu 29 testovaného integrovaného obvodu £, v důsledku které dojde k překlopení komparátoru £ a vyhodnocovací obvod 11 vyhodnotí testovaný integrovaný obvod £ jako vadný.The principle of testing the integrated circuit is as follows: Through the three-bit control input 24, the auxiliary frequency divider 11 is initialized, through the three-bit control input 42, the encoder 8 initializes the tested integrated circuit χ through the two-bit input 34 and the evaluation circuit χχ. Then, through control input 24 and control input 48, we also set the desired split ratio of the sub-frequency divider T and the frequency divider 2 within the IC to be tested. With the help of the start input 20 we start the pulse generator 5, which drives through the input 36 of the frequency divider, from the output 38 of which the input 39 of the frequency divider 2 is excited. whose output 23 is driven via the input 25 by an auxiliary frequency divider 7, from whose output 26 the signal is connected to the second input 31 of the test integrated circuit 6 and simultaneously to the second input 44 of the evaluation circuit 11. This connection ensures identical excitation of the reference input 41 and this input 42 of the phase detector 6. The output 29 of the integrated circuit 6 under test is simultaneously the output of the phase detector 8 and is connected to the input 47 of the comparator 8, the output 46 of which is connected to the input 45 of the evaluation circuit 48. In a good integrated circuit, after initialization, the output 29 is in a state corresponding to the phase locked state. The comparator 8 monitors this condition and flips it when it is changed. The evaluation circuit 11 evaluates the state of the comparator for two signal periods at the output 26 of the sub-frequency divider. The evaluation time interval is derived from the signal applied to the input 44 of the evaluation circuit 48. The evaluation circuit 11 at its output 27 provides information about the evaluation of the integrated circuit under test by a good / defective system. The test procedure is repeated for all the dividing ratios of the frequency divider 2. The time required to fully test the scale divider 2 and the phase detector 6 in the circuit according to the invention is 0.12 s at a pulse generator frequency 4 equal to 4 MHz. Another advantage is the easy evaluation of an incorrect initial setting of the frequency divider manifested by a change in the phase of the reference signal. The different phases of the reference and tacho signals cause a change in the output 29 of the test IC, which causes the comparator 4 to flip, and the evaluation circuit 11 evaluates the test IC as defective.

Zapojení pro funkční testování integrovaného obvodu pro řízení otáček motorků lze využít v automatických testovacích zařízeních jak u výrobce integrovaných obvodů, tak u výrobce finálních výrobků na vstupní kontrolu integrovaných obvodů. Využití zapojení podle vynálezu zvýší produktivitu testování.Wiring for functional testing of the motor speed control integrated circuit can be used in automatic test equipment at both the IC manufacturer and the final IC manufacturer. Using the circuitry of the invention will increase testing productivity.

Claims

SUBJECT OF THE INVENTION

Circuit for functional testing of the frequency divider and phase detector of the integrated motor speed control circuit, characterized in that the output (21) of the pulse generator (5) provided with the start input (20) is connected to the first input (36) of the tested an integrated circuit (I), the first output (37) of which is coupled to the input (22) of the level converter (6), the output of which (23) is coupled to the first input (25) of the auxiliary frequency divider a good integrated circuit frequency divider (2), its output (26) being connected to a second input (31) of the test integrated circuit and simultaneously to a second input (44) of the evaluation circuit (11), the first input (45) of which is connected to the output (46) a comparator (9), wherein the input (47) of the comparator (9) is coupled to a second output (29) of the test IC, whose third input (34) is coupled to an output upstream of the encoder (8), the control input (48) of the encoder (8) being coupled to the control input (24) of the sub-frequency divider (7).

1 drawing