CS260857B1 - Zapojení převodníku číslicové informace na analogovou veličinu - Google Patents

Abstract

Navrhovaným řešením se dosáhne jednoduchosti a spolehlivosti při získání signálu živá nula. Na první vstupy čítačů jsou připojeny taktovací vstupy, přičemž první programovatelný čítač je zapojen na první vstup prvního flip-flopu, zároveň je první programovatelný čítač spojen s prvním vstupem druhého flip-flopu, zatímco na druhý vstup prvního flip-flopu je zapojen druhý programovatelný čítač, přitom na druhý vstup druhého flip-flopu je zapojen třetí programovatelný čítač, přičemž první výstup prvního flip-flopu je zapojen na hradlovací vstup druhého programovatelného čítače, zatímco první výstup druhého flip- -flopu je připojen na vstup analogové části převodníku a druhé části flip-flopů jsou připojeny na logický člen, jehož výstup je zapojen na hradlovací vstup třetího programovatelného čítače. Zapojení se použije pro analogové výstupy číslicových zařízení.

Description

Vynález se týká zapojení převodníku číslicové informace na analogovou veličinu jako proudu a napětí pomocí šířkově modulovaných impulsů a její následující integrace za účelem získání signálu živé nuly.

Analogový signál s živou nulou je takový signál,'při kterém za stavu nula je signál nenulový, to zn. že signál z původního rozsahu, např. 0 20 mA, je komprendován do menšího prostoru, např. 0 + 16 mA, a k němu je přičítána hodnota živé nuly, např. 4 mA, tj. signál 4 - 20 raA. Signál živá nula se používá u přenosu analogových veličin k zajištění jistotý přenosu. Získání takového signálu se provádí normálně v analogové části, např. změnou zesílení a nastavením ofsetu u operačních zesilovačů. Takový způsob získání živé nuly je komplikovaný jak na provedení, tak na nastavení. Navíc je signál zašuměn průchodem více součástkami a také stabilita nastavení není ideální.

Uvedené nevýhody odstraní zapojení podle vynálezu, jehož podstata spočívá v tom, že na první vstupy čítačů jsou připojeny taktovací vstupy, přičemž první programovatelný čítač je zapojen na první vstup prvního flip-flopu, zároveň je první programovatelný čítač spojen s prvním vstupem druhého flip-flopu, zatímco na druhý vstup prvního flip-flopu je zapojen druhý programovatelný čítač,-přitom na druhý vstup druhého flip-flopu je zapojen třetí programovatelný čítač, přičemž první výstup prvního flip-flopu je zapojen na hradlovací vstup druhého programovatelného čítače, zatímco první výstup druhého flip-flopu je připojen na vstup analogové části převodníku a druhé výstupy flip-flopů jsou připojeny na logický člen, jehož výstup je zapojen na hradlovací člen třetího programovatelného čítače.

Zapojením podle vynálezu se analogová část převodníku zjednoduší, jediným nastavovacím prvkem zůstává nastavení napěťového normálu, celé zapojení je stabilnější a přesnější. Případné přepínání živé nuly a normální nuly probíhá v digitální části a tím se zamezí napěťovým špičkám a oscilacím na- výstupu. - Digitální část sé rozšíří pouze o jeden čítač, a to je hlavně u Vícekanálových převodníků velice malá cena za jednoduchost v analogové částí, neboť báze a čítač živé nuly jsou pro .všechny kanály společné.

Příklad provedení vynálezu je znázorněn na připojeném výkresu, představujícím schéma-zapojení podle vynálezu.

Na první vstupy čítačů 1, 2, 3 jsou připojeny taktovací vstupy CLK 1, CLK 2, CLK 3, přičemž první programovatelný čítač 1 je zapojen na první vstup 15 prvního flip-flopu 4 zároveň je první programovatelný čítač í spojen s prvním vstupem 23 druhého flip-flopu 6, zatímco na druhý vstup 16 prvního flip-flopu 4 je zapojen druhý programovatelný čítač 2 přitom na druhý vstup druhého flip-flopu 6 je zapojen třetí programovatelný čítač 3, přičemž první výstup 17 prvního flip-flopu 4 je zapojen na hradlovací vstup 9 druhého programovatelného čítače 2, zatímco první výstup 25 druhého flip-flopu 6 je připojen na vstup analogové části převodníku a druhé výstupy 18, 24 flip-flopů 4, 8 jsou připojeny na logický člen 5, jehož výstup 21 je zapojen na hradlovací vstup 12 třetího programovatelného čítače 3.

Zařízení pro získání signálu živé nuly se skládá z časové báze tvořené programovatelnými čítači 1, 2 a prvního flip-flopu 4 a dále z třetího programovatelného čítače 3, druhého flip-flopu 6 a logického členu 5.

Mezi první programovatelný čítač 1 a třetí programovatelný čítač 3 je zařazen druhý programovatelný čítač 2, který načítá hodnotu odpovídající velikosti živé nuly na prvním výstupu 25 druhého flip-flopu 6. Teprve poté, co byla tato hodnota napočtena, čítá třetí programovatelný čítač 3, který načítá hodnotu vlastní číslicové informace. Stlačení prostoru pro vastní informaci do menšího prostoru je uskutečněno definovaným zvýšením frekvence vstupního signálu CLK 3 na hodinovém vstupu .13 třetího čítače, jenž načítá hodnotu vlastní informace, takže kmitočet vlastní informace se nezmění. První vstupní signál CLK 1 je přiváděn na hodinový vstup 7 prvního programovatelného čítače 1, druhý vstupní signál CLK 2 na hodinový vstup 10 druhého programovatelného, čítače 2 a třetí vstupní signál CLK 3 na hodinový vstup 13 třetího programovatelného čítače 3. Zde jsou vyděleny příslušnými dělicími konstantami. Výstup 8 prvního programovatelného čítače 1 a výstup 11 druhého programovatelného čítače 3‘ ovládají přes první vstup 15 a druhý vstup 16 prvního flip-flopu 4.

První fli-flop 4 přes první výstup 17 prvního flip-flopu 4 ovládá hradlovací vstup 9 druhého programovatelného čítače 2 a zároveň přes druhý výstup 18 prvního flip-flopu 4 ovládá logický člen 5 přes první vstup 19 logického členu 5. Výstup 8 prvního programovatelného čítače 1 a výstup 14 třetího programovatelného čítače 3 ovládají přes druhý vstup 22 a první vstup druhého flip-flopu 6, který druhým výstupem 24 druhého flip-flopu 6 ovládá přes druhý vstup 20 logický člen 5. Logický člen 5 svým výstupem 21 ovládá hradlovací vstup 12 třetího programovatelného čítače 3. Na prvním výstupu 25 druhého flip-flopu 6 je výstupní impulsní signál proměnné šířky, který se převádí do analogové části převodníku.

První programovatelný čítač 1 generuje na svém výstupu 8 impulsy v definovaných časových intervalech, přitom každý impuls překlopí první flip-flop 4, který uvolní přes hradlovací vstup 9 druhého programovatel260857 ného čítače 2 a zároveň překlopí i druhý flip-flop 8. Na prvním výstupu 25 druhého flip-flopu 6 je generován výstupní impulsový signál pro analogovou část. Po uplynutí definovaného časového intervalu, který odpovídá hodnotě živé nuly, se na výstupu 11 druhého programovatelného čítače 2 objeví výstupní impuls, který zapříčiní překlopení prvního flip-flopu 4 zpět a tím i uzavření druhého programovatelného čítače 2 přes hradlovací vstup 9 druhého programovatelného čítače 2.

Zároveň se přes logický člen 5 uvolní hradlovací vstup 12 třetího programovatelného čítače 3, takže tento začne načítat vstupní hodinový signál. Třetí programovatelný čítač 3 generuje po uplynutí určitého časového intervalu, který je závislý na naprogramované čítači konstantě, výstupu 14 třetího programovatelného čítače 3 impuls, který překlopí druhý flip-flop 8 nazpět. Zároveň se přes logický člen 5 zaklopuje hradlovacím vstupem 12 třetí programovatelný čítač 3. Celá situace se opakuje znovu impulsy na výstupu 8 prvního programovatelného čítače 1.

Zapojení se použije pro analogové výstupy číslicových zařízení.

Claims (1)

1. předmEt

   Zapojení převodníku číslicové informace na analogovou veličinu jako proudu a napětí pomocí šířkově modulovaných impulsů a jejich následující integrace za účelem získání signálu živé nuly vyznačené tím, že na hodinové vstupy (7, 10, 13) čítačů (1, 2, 3) jsou připojeny taktovací vstupy (CLK1, CLK 2, CLK3), přičemž první programovatelný čítač (1) je zapojen na první vstup (15) prvního flip-flopu (4), zároveň je první programovatelný čítač (1) spojen s prvním vstupem (23) druhého flip-flopu (6), zatímco na druhý vstup (16) prvního flipYNÁLEZU

   -flopu (4) je zapojen druhý programovatelný čítač (2), přitom na druhý vstup (22) druhého flip-flopu (6) je zapojen třetí programovatelný čítač (3), přičemž první výstup (17) prvního flip-flopu (4) je zapojen na hradlovací vstup (9) druhého programovatelného čítače (2), zatímco první výstup (25) druhého flip-flopu (6) je připojen na vstup analogové části převodníku a druhé výstupy (18, 24) flip-flopů (4, 6) jsou připojeny na logický člen (5), jehož výstup (21) je zapojen na hradlovací vstup (12) třetího programovatelného čítače (3).

   1 list výkresů