CS260640B1

CS260640B1 - Connection for phase-conformal operation of transmitters for mass remote control

Info

Publication number: CS260640B1
Application number: CS871227A
Authority: CS
Inventors: Jaroslav Hanzlik
Original assignee: Jaroslav Hanzlik
Priority date: 1987-02-24
Filing date: 1987-02-24
Publication date: 1989-01-12
Also published as: CS122787A1

Abstract

Zapojení je určeno pro použití v systémech hromadného· dálkového ovládání frekvencí v okolí 200 Hz, používaných pro řízení odběru elektrické energie a jiné služby v energetice i mimo ni. Umožňuje jednoduchým a z hlediska potřebné šířky pásma úsporným způsobem přenést a zpracovat subharmonickou vysílané frekvence. Fázový závěs s dlouhou odezvou na přijímací straně nereaguje na fázové skoky signálu na přenosové cestě a chrání tak silové obvody měničů frekvence, jež jsou součástí vysílačů hromadného dálkového ovládání. Využitím posuvných registrů a klopného obvodu umožňuje fázově konformní provoz vysílačů hromadného dálkového ovládání, přičemž nastavování úhlu vysílané tónové frekvence je číslicové s přesností 5° elektrických a rovněž tak kompenzace zpoždění přenosových cest klíčování, jejíž přesnost je jedna perioda vysílané frekvence.The wiring is intended for use in systems Bulk · Remote Frequency Control around 200 Hz, used for driving electricity and other services energy and beyond. It makes it simple and in terms of bandwidth needed transfer and process in a cost-effective way subharmonic broadcast frequencies. Phase long-response hinge on the receiving side does not respond to the phase jumps of the signal to the transmission way to protect the drive circuits the frequencies that are part of the transmitters remote control. Use sliding registers and flip-flop allows phase conforming operation of transmitters remote control, taking adjusting the pitch of the transmitted tone frequency is digital to 5 ° electrical and also thus compensating for transmission delays keying paths whose accuracy is one period broadcast frequencies.

Description

Vynález se týká zapojení pro fázově konformní provoz vysílačů hromadného dálkového ovládání. Hromadné dálkové ovládání vytváří informační kanál z dispečerského centra k jednotlivým odběratelům elektrické energie. Vysílače hromadného dálkového ovládání jsou jeh-O' součástí. Impulsy tónové frekvence jimi vysíjané do elektrických sítí jsou vyhodnocovány přijímači, které je možné umístit v libovolném místě sítě.BACKGROUND OF THE INVENTION The present invention relates to wiring for phase-conform operation of bulk remote control transmitters. Bulk remote control creates an information channel from the dispatching center to individual consumers of electricity. Bulk remote control transmitters are also included. Tone frequency pulses transmitted by them to electrical networks are evaluated by receivers that can be placed at any point in the network.

Fázově konformního' provozu vysílačů hromadného dálkového ovládání se využívá zejména v« případech, kdy dva nebo více vysílačů pracují v jedné síťové oblasti a nebo má-li být dosaženo minimální úrovně tónové frekvence v nadřazené síti uvedené oblasti napájející. Tento způsob provozu předpokládá splnění několika podmínek, zejména stejné frekvence vysílačů a definovaného, okamžiku jejich zaklíčování.Phase-conform operation of bulk remote control transmitters is particularly useful in cases where two or more transmitters operate in a single network area or if a minimum level of tone frequency is to be achieved in the upstream network supplying said area. This mode of operation assumes the fulfillment of several conditions, in particular the same frequency of the transmitters and the defined moment of their keying.

Pro zajištění fázově konformního provozu vysílačů hromadného dálkového ovládání se většinou používá dálkových přenosů pilotní frekvence, nebo její subharmonické ze zdroje, který je umístěn v dispečerském centru k jednotlivým vysílačům, které jsou rovněž dálkově klíčovány. Přitom hraje podstatnou roli časové zpoždění přenosových cest.In order to ensure phase-conform operation of bulk remote control transmitters, remote transmissions of the pilot frequency, or its subharmonic from a source that is located in the dispatching center to individual transmitters, which are also remotely keyed, are mostly used. The time delay of the transmission paths plays an essential role.

Dosud známá zapojení používají kompenzace časového zpoždění přenosových cest na vysílací straně, což je nevýhodné při jeho nastavování v. provozu. Pro nastavování úhlu fázorů tónové frekvence se na straně přijímací používá poměrně složitých zapojení, jiná navrhovaná zapojení neumožňují jeho dostatečně jemné nastavení.The prior art uses time delay compensation of transmission paths on the transmitting side, which is disadvantageous when setting it up in traffic. Relatively complex connections are used to adjust the angle of the phonor phasors on the receiving side, other proposed connections do not allow for sufficiently fine adjustment.

Tyto nevýhody podstatně zmírňuje zapojení pro realizaci fázově konformního' provozu vysílačů hromadného dálkového ovládání, obsahující vysílací stranu spojenou první přenosovou cestou s první přijímací stranou a druhou přenosovou cestou s druhou přijímací stranou. Jeho podstata je v tom, že výstup krystalového oscilátoru je spojen se vstupem oddělovacího stupně, jehož výstup je spojen se vstupem prvního děliče frekvence, jehož výstup je současně zapojen na vstupy druhého děliče frekvence a čtvrtého děliče frekvence. Výstup druhého děliče frekvence je zapojen na vstup druhé přenosové cesty a výstup čtvrtého děliče frekvence je zapojen na vstup první přenosové cesty. Výstup první přenosové cesty je zapojen na vstup prvního vstupního obvodu první přijímací strany. Stejným způsobem je zapojen výstup druhé přenosové cesty na druhou přijímací stranu, jejíž zapojení je shodné s první přijímací stranou. Výstup prvního vstupního obvodu první přijímací strany je zapojen jednak na první vstup řídicí logiky a jednak na první vstup fázového detektoru. Výstup fázového detektoru je zapojen na vstup filtračního členu, jehož výstup je spojen se vstupem napětím řízeného' ocilátoru, jehož výstup je spojen se vstupem pátého děliče frekvence, který má výstup zapojen jednak na první vstup druhého posuvného registru a jednak na vstup osmého děliče frekvence. Výstup osmého děliče frekvence je spojen se vstupem sedmého děliče frekvence, se vstupem prvního výstupního obvodu a dále pak s prvním vstupem prvního posuvného registru. Výstup prvního* obvodu je spojen s výstupem šestinásobku vysílané frekvence. Výstup sedmého děliče frekvence je spojen s prvním vstupem šestého děliče frekvence, s druhým vstupem prvního posuvného registru, s prvním vstupem třetího posuvného registru a s první svorkou prvního spínače druhého přepínače, jehož první svorky dalších spínačů jsou jednotlivě spojeny s prvním posuvným registrem a jehož druhé svorky všech spínačů jsou spojeny do uzlu zapojeného jednak na druhý vstup druhého posuvného registru a jednak na první svorku prvního spínače třetího přepínače, jehož první svorky dalších spínačů jsou jednotlivě spojeny s druhým posuvným registrem a jehož druhé svorky všech spínačů jsou spojeny do uzlu zapojeného na první vstup klopného obvodu. Výstup šestého děliče frekvence je spojen s třetím vstupem fázového' detektoru. Druhý vstup řídicí logiky je spojen s napájecím napětím, přičemž její první výstup je spojen s druhým vstupem' šestého děliče frekvence a její druhý výstup je spojen s druhým vstupem fázového detektoru. Vstup klíčování je přiveden na vstup druhého vstupního obvodu, jehož výstup je spojen jednak s druhým vstupem třetího posuvného registru a dále pak s první svorkou prvního spínače prvního přepínače, jehož první svorky dalších pínačů jsou jednotlivě spojeny s třetím posuvným registrem a jehož druhé svorky všech spínačů jsou spojeny do uzlu zapojeného na druhý vstup klopného obvodu. Výstup klopného obvodu je spojen se vstupem druhého výstupního obvodu, jehož výstup je spojen s výstupem klíčování.These disadvantages are substantially mitigated by the wiring for realizing phase-conform operation of the bulk remote control transmitters, including a transmitting side connected by a first transmission path to a first receiving side and a second transmission path to a second receiving side. Its essence is that the output of the crystal oscillator is connected to the input of the decoupling stage, the output of which is connected to the input of the first frequency divider, the output of which is simultaneously connected to the inputs of the second frequency divider and the fourth frequency divider. The output of the second frequency divider is connected to the input of the second path and the output of the fourth frequency divider is connected to the input of the first path. The output of the first transmission path is connected to the input of the first input circuit of the first receiving side. In the same way, the output of the second transmission path is connected to a second receiving side, the connection of which is identical to the first receiving side. The output of the first input circuit of the first receiving side is connected both to the first input of the control logic and to the first input of the phase detector. The output of the phase detector is connected to the input of the filter element, the output of which is coupled to the input of the voltage-controlled ociler, the output of which is connected to the input of the fifth frequency divider. The output of the eighth frequency divider is coupled to the input of the seventh frequency divider, the input of the first output circuit, and the first input of the first shift register. The output of the first circuit * is coupled to the output of six times the transmitted frequency. The output of the seventh frequency divider is coupled to the first input of the sixth frequency divider, to the second input of the first shift register, to the first input of the third shift register, and to the first terminal of the first switch of the second switch. all switches are connected to the node connected to the second input of the second shift register and to the first terminal of the first switch of the third switch, whose first terminals of the other switches are individually connected to the second shift register and whose second terminals of all switches are connected to the node connected to the first input flip-flop. The output of the sixth frequency divider is coupled to the third input of the phase detector. The second input of the control logic is coupled to the supply voltage, the first output of which is coupled to the second input of the sixth frequency divider and its second output is coupled to the second input of the phase detector. The keying input is connected to the input of the second input circuit, the output of which is connected both to the second input of the third shift register and to the first terminal of the first switch of the first switch, whose first terminals of other switches are individually connected to the third shift register and they are connected to a node connected to the second input of the flip-flop. The output of the flip-flop is connected to the input of the second output circuit, the output of which is connected to the keying output.

Výhodou zapojení podle vynálezu je jednoduché a jemné nastavování úhlu fázoru vysílané tónové frekvence číslicově po pěti stupních elektrických při využití vnitřních vhodně volených frekvencí a posouvání klíčování s přesností jedné periody vysílané frekvence.The advantage of the wiring according to the invention is simple and fine adjustment of the phasor angle of the transmitted tone frequency digitally after five degrees of electric, using internal appropriately selected frequencies and shifting the keying with the accuracy of one period of the transmitted frequency.

Příklad zapojení pro realizaci fázově konformního provozu vysílačů hromadného dálkového- ovládání podle vynálezu je nakreslen v blokovém schématu na připojeném výkresu.An example of a wiring for realizing the phase-conform operation of the ripple control transmitters of the invention is illustrated in the block diagram of the attached drawing.

Výstup krystalového oscilátoru 4 je spojen se vstupem oddělovacího stupně 5, jehož výstup je spojen se vstupem prvního děliče 6 frekvence, jehož výstup je současně zapojen na vstupy druhého děliče 7 frekvence, a čtvrtého' děliče 9 frekvence, přičemž výstup druhého děliče 7 frekvence je zapojen na vstup druhé přenosové cesty 10 a výstup čtvrtého děliče 9 frekvence je zapojen na vstup první přenosové cesty 11.The output of the crystal oscillator 4 is connected to the input of the decoupling stage 5, the output of which is connected to the input of the first frequency divider 6, the output of which is simultaneously connected to the inputs of the second frequency divider 7 and the fourth frequency divider 9. the input of the second transmission path 10 and the output of the fourth frequency divider 9 is connected to the input of the first transmission path 11.

280040280040

Výstup první přenosové cesty 11 je zapojen na vstup prvního vstupního obvodu 12 první přijímací strany 2. Stejným způsobem je zapojen výstup druhé přenosové cesty 10 na druhou přijímací stranu 3, jejíž zapojení je shodné s první přijímací stranou 2. Výstup prvního vstupního obvodu 12 první přijímací strany 2 je zapojen jednak na první vstup řídicí logiky 17 a jednak na první vstup fázového detektoru 13, jehož výstup je zapojen na vstup filtračního členu 14, který má svůj výstup zapojen na vstup napětím řízeného oscilátoru 15, jehož výstup je spojen se vstupem pátého děliče 18 frekvence, jež má svůj výstup zapojen jednak na první místo druhého posuvného registru 24 a jednak na vstup osmého· děliče 20 frekvence. Výstup osmého děliče 20 frekvence je spojen se vstupem sedmého děliče 19 frekvence, se vstupem prvního výstupního obvodu 23 a dále pak s prvním vstupem prvního posuvného registru 22. Výstup prvního výstupního obvodu 23 je spojen s výstupem 34 šestinásobku vysílané frekvence a výstup sedmého děliče 19 frekvence jo spojen s prvním vstupem šestého děliče 18 frekvence, s druhým vstupem prvního posuvného registru 22, s prvním vstupem třetího posuvného registru 25 a s první svorkou prvního spínače druhého přepínače 29, jehož první svorky dalších spínačů jsou jednotlivě spojeny s prvním posuvným registrem 22 a jehož druhé svorky všech spínačů jsou spojeny do uzlu zapojeného jednak na druhý vstup druhého posuvného registru 24 a jednak na první svorku prvního spínače třetího přepínače 30, jehož první svorky dalších spínačů jsou jednotlivě spojeny s druhým posuvným registrem 24 a jehož druhé svorky všech spínačů jsou spojeny do uzlu zapojeného na první vstup klopného obvodu 26. Výstup šestého děliče 18 frekvence je spojen s třetím vstupem fázového detektoru 13, druhý vstup řídicí logiky 17 je spojen s napájecím napětím 31, přičemž její první výstup je spojen s druhým vstupem šestého děliče frekvence 18 a její druhý výstup je spojen s druhým vstupem fázového detektoru 13. Vstup 32 klíčování je spojen se vstupem druhého vstupního obvodu 21, jehož výstup je zapojen jednak na druhý vstup třetího posuvného registru 25 a dále pak na první svorku prvního' spínače prvního přepínače 28, jehož první svorky dalších spínačů jsou jednotlivě spojeny s třetím posuvným registrem 25 a jehož druhé svorky všech spínačů jsou spojeny do uzlu zapojeného na druhý vstup klopného obvodu 26. Výstup klopného obvodu 26 je spojen se vstupem druhého výstupního obvodu 27, jehož výstup je spojen s výstupem 33 klíčování.The output of the first transmission path 11 is connected to the input of the first input circuit 12 of the first receiving side 2. In the same way, the output of the second transmission path 10 is connected to the second receiving side 3, the connection of which is identical to the first receiving side 2. 2 is connected to the first input of the control logic 17 and to the first input of the phase detector 13, the output of which is connected to the input of the filter element 14, which has its output connected to the input of the voltage controlled oscillator 15. 18, which has its output connected to the first position of the second shift register 24 and to the input of the eighth frequency divider 20. The output of the eighth frequency divider 20 is coupled to the input of the seventh frequency divider 19, to the input of the first output circuit 23, and then to the first input of the first shift register 22. The output of the first output circuit 23 is connected to the output 34 connected to the first input of the sixth frequency divider 18, the second input of the first shift register 22, the first input of the third shift register 25, and the first terminal of the first switch of the second switch 29 whose first terminals of the other switches are individually connected to the first shift register 22 and the terminals of all switches are connected to a node connected both to the second input of the second shift register 24 and to the first terminal of the first switch of the third switch 30, whose first terminals of the other switches are individually connected to the second shift register 24 and The output of the sixth frequency divider 18 is connected to the third input of the phase detector 13, the second input of the control logic 17 is connected to the supply voltage 31, its first output being connected to the second input of the sixth divider. frequency 18 and its second output is connected to the second input of the phase detector 13. The keying input 32 is connected to the input of the second input circuit 21, the output of which is connected both to the second input of the third shift register 25 and to the first terminal of the first switch of the first switch 28, whose first terminals of the other switches are individually connected to the third shift register 25, and whose second terminals of all switches are connected to a node connected to the second input of the flip-flop 26. The output of the flip-flop 26 is connected to the input of the second output circuit 27 with keying output 33.

Na výstupu prvního děliče 6 frekvence je vysílaná frekvence, která se zavádí do druhého děliče 7 frekvence a čtvrtého děliče 9 frekvence, na jejichž výstupu je subharmonická vysílaná frekvence, která se přivádí na první přenosovou cestu 11 a dru6 hou přenosovou cestu 10. Dělicí poměry obou děličů frekvence mohou, ale nemusí být stejné a v tomto případě je pak možné používat pro každou přenosovou cestu jiné subharmonické vysílané frekvence. Pokud má být zajištěn fázově konformní provoz více vysílačů hromadného dálkového ovládání, jsou na výstup prvního děliče 6 frekvence připojeny další děliče frekvence a na ně navazující přenosové cesty, tj. např. další dělič 8 frekvence a další přenosová cesta 36. Přenosy subharmonické vysílané frekvence znamenají úsporu šířky pásma přenosových cest. Elektrické zapojení všech přijímacích stran je shodné.At the output of the first frequency divider 6 is a transmitted frequency which is fed to the second frequency divider 7 and a fourth frequency divider 9 at the output of which is a subharmonic transmit frequency that is fed to the first transmission path 11 and the second transmission path 10. the frequency splitters may or may not be the same and in this case it is possible to use different subharmonic broadcast frequencies for each transmission path. In order to provide phase-conform operation of multiple ripple control transmitters, further frequency splitters and their associated transmission paths are connected to the output of the first frequency divider 6, i.e., the next frequency divider 8 and the next transmission path 36. Subharmonic transmission frequency transmissions mean saving bandwidth of transmission paths. The electrical connection of all receiving sides is identical.

Na první vstupní obvod 12 první přijímací strany 2 je přivedena první subharmonická 27 vysílané frekvence. Fázový detektor 13, filtrační člen 14, napětím řízený oscilátor 15, pátý dělič 16 frekvence, osmý dělič 20 frekvence, sedmý dělič 19 frekvence a šestý dělič 18 frekvence tvoří fázový závěs s pomalou odezvou. V jeho zachyceném stavu je první vnitřní subharmonická 38 vysílané frekvence rovna první subharmonické 37 vysílané frekvence a jejich fázový rozdíl je blízký nule. Potom je na výstupu pátého děliče 16 frekvence sedmdesátýdruhý násobek 41 vysílané frekvence, na výstupu osmého děliče 20 frekvence je šestinásobek 40 vysílané frekvence a na výstupu sedmého děliče 19 frekvence je vysílaná frekvence 39. První posuvný registr 22 fázově posouvá impulsy vysílané frekvence 39 po šedesáti stupních elektrických, druhý posuvný registr 24 je posouvá po pěti stupních elektrických. Celkový fázový posuv je možné volit pomocí druhého přepínače 29 a třetího přepínače 30. Třetí posuvný registr 25 posouv á impulsy klíčování po jedné periodě vysílané frekvence 39. Posunutí je možné nastavit pomocí prvního přepínače 28 a tak kompenzovat časové zpoždění přenosových cest klíčování vysílačů hromadného dálkového ovládání. Uzel druhých kontaktů prvního přepínače 28 a uzel druhých kontaktů třetího přepínače 30 je zaveden do klopného obvodu 26, na jehož výstupu a tím i na výstupu 33 klíčování se objeví klíčovací impuls při koincidenci impulsů fázově posunuté vysílané frekvence 39 a časově posunutého impulsu klíčování. Tím je zaručen správný okamžik zaklíčování vysílače hromadného dálkového ovládání připojeného na výstup 33 klíčování a výstup 34 šestinásobku vysílané frekvence. Řídicí logika 17 slouží ke zkrácení doby zachycení fázového· závěsu a je v činnosti při připojení obvodů na napájecí napětí 31 a při obnovení provozu první přenosové cesty 11 po její poruše. Šestý dělič 18 frekvence má tu vlastnost, že na náběžnou hranu impulsu na svém prvním vstupu odpoví vždy náběžnou hranou impulsu na svém výstupu. Řídicí logika 17 pak v uvedených stavech uvolní šestý dělič 18 frekvence a fázový detektor 13 při přícho260840 du náběžné hrany první subh-armonické 37 vysílané frekvence.A first subharmonic 27 of the transmitted frequency is applied to the first input circuit 12 of the first receiving side 2. A phase detector 13, a filter member 14, a voltage controlled oscillator 15, a fifth frequency divider 16, an eighth frequency divider 20, a seventh frequency divider 19, and a sixth frequency divider 18 form a slow response phase lock. In its latched state, the first internal subharmonic 38 of the transmitted frequency is equal to the first subharmonic 37 of the transmitted frequency and their phase difference is close to zero. Then the output of the fifth frequency divider 16 is seventy-two times the transmitted frequency 41, the output of the eighth frequency divider 20 is six times the transmitted frequency and the output of the seventh frequency divider 19 is the transmitted frequency 39. The first shift register 22 phase shifts the pulse of the transmitted frequency 39 electric, the second shift register 24 shifts them by five electric stages. The total phase shift can be selected by means of the second switch 29 and the third switch 30. The third shift register 25 shifts the keying pulses after one period of the transmitted frequency 39. The shift can be adjusted by the first switch 28 to compensate for the delay . The second contact node of the first switch 28 and the second contact node of the third switch 30 are introduced into a flip-flop 26, at whose output and thus at the keying output 33 a keying pulse appears at the coincidence of the phase shifted transmitted frequency pulse 39 and time shifted keying pulse. This ensures that the ripple control transmitter connected to the keying output 33 and the output 34 of six times the transmitted frequency are correctly keyed. The control logic 17 serves to shorten the phase lock-up time and operates when the circuits are connected to the supply voltage 31 and the first transmission path 11 is restored after its failure. The sixth frequency divider 18 has the property that it always responds to the rising edge of the pulse on its first input at the rising edge of its pulse. The control logic 17 then releases the sixth frequency divider 18 and the phase detector 13 at the leading edge of the first sub-armonic 37 transmitted frequency at said states.

Využití vynálezu se předpokládá v ener-The use of the invention is supposed to be

Claims

Wiring for phase-conform operation of mass remote control transmitters, characterized in that the output of the crystal oscillator (4) is connected to the input of the decoupling stage (5), the output of which is connected to the input of the first frequency divider (6). connected to the inputs of the second frequency divider (7) and the fourth frequency divider (9), the output of the second frequency divider (7) being connected to the input of the second transmission path (10) and the output of the fourth frequency divider (9) connected to the input of the first the path (11) and further the output of the first path (11) is connected to the input of the first input circuit (12) of the first receiving side (2), the output of the second path (10) is connected to the first input circuit of the second receiving side (3) wherein the output of the first input circuit (12) of the first receiving side (2) is connected both to the first input of the control logic (17) and to the first input of the phase a detector (13), the output of which is connected to the input of a filter element (14), which has its output connected to the input of a voltage controlled oscillator (15), which has an output connected to the input of a fifth frequency divider (16) firstly, to the first input of the second shift register (24) and secondly to the input of the eighth frequency divider (20), and further, the output of the eighth frequency divider (20) is coupled to the input of the seventh frequency divider (19) 23) and further with a first input of the first shift register (22), the output of the first output band (23) being coupled to the output (34) of six times the pilot frequency and the output of the seventh frequency divider (19) to the first input a sixth frequency divider (18), with a second input of the first shift register (22) and a first input of the third shift register (25) and a getter at all the frequency remote control transmitters 200 Hz.

BACKGROUND OF THE INVENTION than with a first terminal of a first switch of a second switch (29), whose first terminals of other switches are individually connected to a first shift register (22) and whose second terminals of all switches are connected to a node connected one to the second input of the second shift register ) and to the first terminal of the first switch of the third switch (30), whose first terminals of the other switches are individually connected to the second shift register (24) and whose second terminals of all switches are connected to a node connected to the first input of the flip-flop (26); wherein the output of the sixth frequency divider (18) is coupled to the third input of the phase detector (13) and the second control logic input (17) is coupled to the supply voltage (31) and its first output is coupled to the second input of the sixth divider (18) frequency and its second output is connected to the second input of the phase detector (13), the keying input (32) is connected to the input upstream of the second input circuit (21), the output of which is connected both to the second input of the third shift register (25) and to the first terminal of the first switch of the first switch (28), the first terminals of the other switches are individually connected to the third shift register ( 25) and whose second terminals of all switches are connected to a node connected to the second input of the flip-flop (26), the output of which is connected to the input of the second output circuit (27), which has its output connected to the keying output (33).

Connection according to claim 1, characterized in that at least one further frequency divider (8) is connected to the output of the first frequency divider (6), the output of which is connected to at least one further transmission path (36), the output of which is connected to at least one other receiving side (35).