CS259451B1

CS259451B1 - Method of annealing of implanted layers

Info

Publication number: CS259451B1
Application number: CS237686A
Authority: CS
Inventors: Radomir Lenhard; Antonin Rozsypal
Original assignee: Radomir Lenhard; Antonin Rozsypal
Priority date: 1986-04-03
Filing date: 1986-04-03
Publication date: 1988-10-14

Abstract

Očelem řešení je odstranění problémů spojených se žíháním poimplantačních defektů a současně zvýšení výtěžnosti integrovaných obvodů. Uvedeného účelu se dosáhne tím, že polovodičové destičky se vloží do difúzní pece vyhřáté na pracovní teplotu 700 až 1300 °C za dobu kratší než 5 s, poté se provádí žíhání po dobu 1 až 1 000 s, načež se polovodičové destičky vyjmou z difúzní pece za dobu delší než 1 s. Pro uložení polovodičových destiček se použije lodička, která drží polovodičové destičky rovnoběžně s osou difúzní pece jen v jedné vrstvě a nestíní dopadu záření ze stěn difúzní pece. Řešení lze využít při výrobě tranzistorů, bipolárních i unipolárních integrovaných obvodů a dalších polovodičových součástek.The purpose of the solution is to eliminate problems associated with annealing post-implantation defects and at the same time increase the yield of integrated circuits. The stated purpose is achieved by placing the semiconductor wafers in a diffusion furnace heated to a working temperature of 700 to 1300 °C for a period of less than 5 s, followed by annealing for 1 to 1,000 s, after which the semiconductor wafers are removed from the diffusion furnace for a period of more than 1 s. A boat is used to store the semiconductor wafers, which holds the semiconductor wafers parallel to the axis of the diffusion furnace in only one layer and does not shield the incidence of radiation from the walls of the diffusion furnace. The solution can be used in the production of transistors, bipolar and unipolar integrated circuits and other semiconductor components.

Description

Vynález se týká způsobu žíhání implantovaných vrstev v difúzní peci.The invention relates to a method for annealing the implant layers in a diffusion furnace.

U integrovaných obvodů vysoké složitosti je trend zmenšování horizontálních i vertikálních rozměrů použitých polovodičových prvků. Vyžadují se plytší přechody PN, vyšší dopovací úrovně, lepší homogenita a reprodukovatelnost legovaných oblasti. Tyto požadavky nejlépe splňuje iotová implantace. Její hlavní nevýhodou je vznik radiačního poškození křemíkového substrátu v průběhu brzdění implantovaného iontu.For integrated circuits of high complexity, there is a trend of decreasing the horizontal and vertical dimensions of the semiconductor elements used. Shallow PN transitions, higher doping levels, better homogeneity and reproducibility of alloyed areas are required. Iot implantation best meets these requirements. Its main disadvantage is the occurrence of radiation damage to the silicon substrate during braking of the implanted ion.

Po implantací následuje žíhání, cílem kterého je aktivovat implantované příměsi a současně obnovit porušenou krystalografickou strukturu. V současné době se křemíkové desky s implantovanou vrstvou žíhají v difúzních pecích na křemenných nebo křemíkových lodičkách. Křemíkové desky jsou na lodičce uspořádány za sebou tak, že osa difúzní trubice je kolmá na jejich povrch. Při rychlém zasunutí nebo rychlém vytažení těsně za sebou uspořádaných desek z difúzní pece vznikají radiální teplotní gradienty, způsobené vzájemným radiačním stíněním křemíkových desek.The implantation is followed by annealing, which aims to activate the implanted impurities and at the same time restore the damaged crystallographic structure. At present, silicon sheets with an implanted layer are annealed in diffusion furnaces on quartz or silicon boats. The silicon plates are arranged one behind the other in such a way that the axis of the diffusion tube is perpendicular to their surface. Radial temperature gradients are caused by the rapid radiation shielding of the silicon plates by the rapid insertion or rapid withdrawal of the plates arranged one behind the other from the diffusion furnace.

Při ochlazování, které závisí na vyzařování tepla do okolí, dochází v důsledku radiačního stínění k zachytávání tepla ve středních oblastech desek a tím i ke zvýšení teploty středu desek. Při ohřevu mají naopak vyšší teplotu okraje desek,. Teplotní gradienty vyvolávají vnitřní napětí v křemíkových deskách, které se při překročeni meze pružnosti křemíku uvolňuje prostřednictvím skluzu segmentů desky a vzniku krystalografických defektů. Takto deformované desky mají vyšší četnost zkratu kolektor - emitor a současně s tím související nižší výtěžnost funkčních polovodičových součástek. Proto se v současné době používají při žíhání v difúzní peci pomalé nárůsty a poklesy teploty.During cooling, which depends on the emission of heat to the environment, due to radiation shielding, heat is trapped in the central regions of the plates and thus the temperature of the center of the plates increases. On heating, on the other hand, the edges of the plates have a higher temperature. The temperature gradients induce internal stresses in the silicon wafers, which, when the silicon elasticity limit is exceeded, is released by slipping the wafers and causing crystallographic defects. Such deformed plates have a higher collector-emitter short-circuit frequency and at the same time a lower yield of functional semiconductor devices. Therefore, slow increases and decreases in temperature are currently used in annealing in a diffusion furnace.

Tento postup však neumožňuje aktivaci mělkých implantovaných vrstev s rychlým nárůstem žihací teploty a při dostatečně vysoké žíhací teplotě. Tyto podmínky jsou nutné pro dokonalé vyžíhání poimplantačních defektů.However, this procedure does not allow the activation of shallow implant layers with a rapid increase in the annealing temperature and at a sufficiently high annealing temperature. These conditions are necessary for perfect annealing of post-implant defects.

Krystalografické defekty v implantovaných vrstvách pak způsobují zvýšení závěrného proudu PN přechodu, zvýšení šumu a snížení výtěžnosti polovodičových součástek.The crystallographic defects in the implanted layers cause an increase in the reverse PN junction current, an increase in noise, and a decrease in the recovery of semiconductor devices.

Výše uvedené nedostatky odstraňuje způsob žíhání implantovaných vrstev v difúzní peci podle vynálezu, jehož podstata spočívá v tom, že polovodičové destičky se vloží do difúzní pece vyhřáté na pracovní teplotu 700 až 1 300 ° C za dobu kratší než 5 s, poté se provádí žíhání po dobu 1 až 1 000 s, načež se polovodičové destičky vyjmou z difúzní pece za dobu delší než 1 s.The above-mentioned drawbacks are eliminated by the method of annealing of the implanted layers in the diffusion furnace according to the invention, which consists in that the semiconductor wafers are inserted into the diffusion furnace heated to the working temperature of 700 to 1300 ° C for less than 5 s. for 1 to 1000 s, after which the semiconductor wafers are removed from the diffusion furnace for more than 1 s.

Pro uložení polovodičových destiček se použije lodička, která drží polovodičové destičky rovnoběžně s osou difúzní pece jen v jedné vrstvě a nestíní dopadu záření ze stěn difúzní pece.To accommodate the semiconductor wafers, a boat is used that holds the semiconductor wafers parallel to the axis of the diffusion furnace in only one layer and does not shield the incidence of radiation from the walls of the diffusion furnace.

Výhodou postupu podle vynálezu je možnost rychlého nárůstu žíhací teploty desek a vysoká žihací teplota, která je nutná pro dokonalé vyžíhání poimplantačních defektů. Postup umožňuje provádět žíhání v krátkých časech od 1 s, což je důležité při vytváření mělkých polovodičových struktur.The advantage of the process according to the invention is the possibility of a rapid increase in the annealing temperature of the plates and the high annealing temperature required for perfect annealing of post-implant defects. The process makes it possible to carry out annealing in short times from 1 s, which is important in the formation of shallow semiconductor structures.

Postup podle vynálezu je vysvěteln na přikladu vytváření mělké n⁺ vrstvy v křemíkové desce, např. emitoru bipolárního tranzistoru.The process of the invention is explained by the example of forming a shallow n ⁺ layer in a silicon wafer, e.g. a bipolar transistor emitter.

Na povrchu křemíkové desky se vytvoří vrstva 300 nm oxidu křemíku SiO₂ termickou oxidací. Oxidovaná křemíková deska se litograficky zpracuje tak, že se odstraní vrstva oxidu v plochách, ve kterých má být vytvořena zmíněná n⁺ vrstva. Druhou termickou oxidací se vytvoří v ploše emitoru vrstva oxidu křemíku SiO2 o tloušřce 20 nm. Provede se iontová implantace iontů arzenu o energií 80 keV a dávce 3 . 1O¹⁹ iontú/m², která proniká do emitorových oblastí přes vrstvu 20 nm oxidu křemíku SiO2·A layer of 300 nm SiO _{2 by} thermal oxidation is formed on the surface of the silicon wafer. The oxidized silicon wafer is lithographically removed by removing the oxide layer in the areas in which the n ⁺ layer is to be formed. The second thermal oxidation creates a 20 nm thick layer of SiO2 in the emitter area. An ion implantation of 80 keV arsenic ions and dose 3 is performed. 1O ¹⁹ ions / m ² that penetrates the emitter regions through a 20 nm layer of SiO2 ·

Žíhání se provádí na lodičce v difúzní peci tak, že na lodičku se nejdříve uloží pomocná křemíková deska leštěnou stranou dolů a na ni se uloží zpracovávaná křemíková deska funkční stranou nahoru. Lodička se zasouvá do difúzní pece pomocí křemenného háčku po dobu 3 až 5 s. Vlastní žíhání probíhá po dobu 150 s v teplotě 1 200 °C v atmosféře dusíku. Lodička se vysouvá z difúzní pece po uplynutí doby žíhání opět pomocí křemenného háčku po dobu 3 až 5 s.The annealing is carried out on the boat in a diffusion furnace by first placing the auxiliary silicon wafer with the side to be polished facing down and placing the treated silicon wafer with the functional side facing up. The boat is inserted into the diffusion furnace using a quartz hook for 3 to 5 s. The annealing takes place for 150 s at a temperature of 1200 ° C in a nitrogen atmosphere. The boat is ejected from the diffusion furnace after the annealing time has elapsed using a quartz hook for 3 to 5 seconds.

Claims

OBJECT OF THE INVENTION

1. A method of annealing implanted layers in a diffusion furnace to remove post-implant defects, characterized in that the semiconductor wafers are placed in a diffusion furnace heated to a working temperature of 700 to 1300 ° C for less than 5 seconds, followed by annealing for 1 second. up to 1000 s, after which the semiconductor wafers are removed from the diffusion furnace for more than 1 s.

2. A method according to claim 1, characterized in that a boat is used to receive the semiconductor wafers that hold the semiconductor wafers parallel to the axis of the diffusion furnace in only one layer and do not shield the incidence of radiation from the walls of the diffusion furnace.