CS254468B1

CS254468B1 - Fault Diagnostic Circuit Wiring

Info

Publication number: CS254468B1
Application number: CS857982A
Authority: CS
Inventors: Vladimir Bradac; Jaromir Caha
Original assignee: Vladimir Bradac; Jaromir Caha
Priority date: 1985-11-06
Filing date: 1985-11-06
Publication date: 1988-01-15
Also published as: CS798285A1

Abstract

Řešení se týká zapojení obvodu diagnostiky poruch, opatřeného ke každému ze sledovaných míst poruch příslušným čidlem, poruchy, připojeným přes jemu příslušný pamětový člen na jemu příslušnou signálku poruchy. Účelem řešeni je dosažení jednoznačné identifikace provotní poruchy od následujících poruch ve sledovaných místech zapojení. Uvedeného účelu se dosáhne vřazením logických obvodů v kombinaci s klopnými obvody o počtu, odpovídajícím počtu sledovaných míst poruch, vhodně připojených na hradlo a astabilní klopný obvod.The solution concerns the connection of a fault diagnosis circuit, provided with a corresponding sensor for each of the monitored fault locations, connected via the corresponding memory element to the corresponding fault indicator. The purpose of the solution is to achieve unambiguous identification of the leading fault from subsequent faults in the monitored connection locations. The stated purpose is achieved by inserting logic circuits in combination with flip-flops of a number corresponding to the number of monitored fault locations, suitably connected to the gate and the astable flip-flop.

Description

Vynález se týká zapojení obvodu diagnostiky poruch, opatřeného ke každému ze sledovaných míst poruch jemu příslušným čidlem poruchy, jehož výstup je připojen na vstup jemu příslušného pamětového členu, jehož výstup je připojen na jemu příslušnou signálku poruchy.The invention relates to a circuit of a fault diagnostics circuit provided to each of the monitored fault locations with a respective fault sensor, the output of which is connected to the input of its respective memory member, the output of which is connected to its respective fault indicator.

Při práci na některých zařízeních je pro rychlou a správnou diagnostiku poruch nutné určit, ve kterém sledovaném zařízení se projevila porucha jako první, nebot následkem této poruchy může nastat poruchový stav i v jiných částech zařízení. Při určování míst poruch se v současné době nejčastěji používají obvody diagnostiky poruch, u kterých signálky pro poruchy, vybavené poruchami, svítí nepřerušovaně a u kterých nelze s určitostí stanovit, která porucha nastala jako první.When working on some devices, it is necessary to determine in which device the fault occurred first in order to diagnose faults quickly and correctly, because the fault condition may occur in other parts of the device as a result of this fault. Currently, fault diagnosis circuits are most commonly used to determine fault locations, where fault indicators equipped with faults are steady and for which it is not possible to determine with certainty which fault occurred first.

Výše uvedený nedostatek je odstraněn u zapojení obvodu diagnostiky poruch podle vynálezu, jehož podstata spočívá v tom, že mezi výstup pamětového členu ua signálku poruchy je vřazen logický obvod, připojený na výstup pamětového členu svým prvním vstupem a na signálku poruchy svým výstupem, jehož druhý vstup je připojen na výstup jemu příslušného klopného obvodu, jehož vstup je připojen na první vstup logického obvodu, který je dále připojen na vstup hradla, přičemž třetí vstup logického obvodu je připojen na výstup astabilního klopného obvodu a hodinový vstup klopného obvodu je připojen na výstup hradla.The above drawback is eliminated in the circuit of the fault diagnostics circuit according to the invention, characterized in that a logic circuit is connected between the output of the memory member and the fault signal, connected to the output of the memory element by its first input and the fault signal by its output. is connected to the output of its respective flip-flop whose input is connected to the first logic circuit input, which is further connected to the gate input, the third logic circuit input is connected to the astable flip-flop output and the flip-flop clock input is connected to the gate output.

Řešením zapojení obvodu diagnostiky poruch podle vynálezu se na rozdíl od dosud užívaných obvodů diagnostiky poruch docílí jednoznačného rozlišení prvotní poruchy od následných poruch, a to tím, že signál od prvotní poruchy zablokuje v logických obvodech, příslušejících místům následných poruch, signál z výstupu astabilního klopného obvodu, přičemž navenek se tento stav u obvodu diagnostiky poruch v zapojení podle vynálezu .projevuje tak, že signálka poruchy, vybavená prvotní poruchou, svítí přerušovaně, a ostatní signálky poruchy, vybavené následnými poruchami, svítí nepřerušovaně.The solution of the fault diagnosis circuit according to the invention, in contrast to the fault diagnosis circuits used so far, makes a clear distinction between the primary fault and the subsequent faults by blocking the signal from the primary fault in the logical circuits belonging to the subsequent faults. and the external fault condition of the circuit according to the present invention is such that the fault indicator provided with the primary fault is illuminated intermittently, and the other fault indicators equipped with subsequent faults are illuminated continuously.

Na připojeném výkrese je znázorněn příklad provedení zapojení obvodu diagnostiky poruch podle vynálezu, na němž je vyznačeno jeho blokové schéma zapojení pro dvě a více sledovaných míst poruch.The accompanying drawing shows an exemplary embodiment of a circuit of a fault diagnostics circuit according to the invention, showing its block diagram for two or more monitored fault locations.

Obvod diagnostiky poruch v zapojení podle vynálezu je opatřen ke každému ze dvou a více sledovaných míst poruch na výkrese neznázorněným čidlem poruchy, jehož výstup JI je připojen na vstup 21 pamětového členu 2, který je svým výstupem 22 připojen na jemu příslušnou signálku poruchy. Jak je patrno z blokového schéma zapojení obvodu diagnostiky poruch, vyznačeného na připojeném výskrese, je mezi výstup 22 pamětového členu 2 a signálku 4. poruchy vřazen logický obvod 2» který je na výstup 22 pamětového členu 2 připojen svým prvním vstupem 31 a na signálku 4 poruchy svým výstupem 34.The fault diagnosis circuit in the circuit according to the invention is provided for each of the two or more monitored fault locations in the drawing with a fault sensor (not shown) whose output 11 is connected to the input 21 of the memory member 2 connected to its respective fault signal. As can be seen from the circuit diagram of the fault diagnosis circuit shown in the attached drawing, a logic circuit 2 is connected between the output 22 of the memory member 2 and the fault indicator 4. This is connected to the output 22 of the memory member 2 by its first input 31 and the indicator 4 faults by its output 34.

Logický obvod J3, uvažovaný pro toto jedno místo poruchy, je připojen svým druhým vstupem 32 na výstup 63 jemu příslušného klopného obvodu 6, který je svým vstupem 61 připojen na první vstup 31 téhož logického obvodu 3^. První vstup 31 tohoto logického obvodu 2 3^e potom rovněž připojen na jemu příslušný vstup 51 hradla 5, na jehož jediný výstup 52 jsou společně připojeny hodinové vstupy 62 všech klopných obvodů 6, jednotlivě přiřazených k příslušným místům poruch. Analogicky jsou pak jk jedinému výstupu 71 astabilního klopného obvodu J7 připojeny třetí vstupy 33 všech logických obvodů 3, příslušných pro jednotlivá místa poruch.The logic circuit 13, considered for this one fault location, is connected by its second input 32 to the output 63 of its respective flip-flop 6, which by its input 61 is connected to the first input 31 of the same logic circuit 31. The first input 31 of the logic circuit 2 then ³ and also connected to him appropriate input 51 of gate 5, whose single output 52 are connected together 62 clock inputs of all flip-flops 6, individually assigned to the respective locations disorders. Analogously, the third inputs 33 of all logic circuits 3 corresponding to the individual fault locations are connected to a single output 71 of the astable flip-flop 17.

Princip činnosti obvodu diagnostiky poruch v zapojení podle vynálezu je následující.The principle of operation of the fault diagnosis circuit in the circuit according to the invention is as follows.

Před příchodem prvotního signálu poruchy jsou všechny výstupy 63 klopných obvodů 6 o počtu, odpovídajícím počtu sledovaných míst poruch, nastaveny tak, že ve všech jim pří-lušných slušných logických obvodech _3 se neblokuje signál z výstupu 71 astabilního klopného obvodu 7, přiváděný na třetí vstup 33 těchto logických obvodů 3, a dále jsou před. příchodem signálu poruchy správně nastaveny příslušné pamětové členy 2, uspořádané o počtu, odpovídajícím rovněž počtu sledovaných míst poruch. Logickými obvody,2, příslušnými pro jednotlivá místa poruch, jsou přitom zajišfovány tyto funkce.Before the arrival of the primary fault signal, all the outputs 63 of the flip-flops 6 with a number corresponding to the number of fault locations to be monitored are set in such a way that the corresponding output of the astable flip-flop 7 is not blocked. 33 of these logic circuits 3, and further ahead. the respective memory members 2 arranged in a number corresponding to the number of monitored fault locations are correctly set by the arrival of the fault signal. These functions are ensured by the logic circuits 2, which are appropriate for the individual fault locations.

Pokud na první vstup 31 uvažovaného logického obvodu 2 není přiveden signál poruchy z výstupu 22 jemu příslušného paměťového členu 2, příslušná signálka 2 poruchy nesvítí.If the first input 31 of the logic circuit 2 in question is not supplied with a fault signal from the output 22 of its respective memory member 2, the corresponding fault indicator 2 does not light.

V případě, že na první vstup 31 některého logického obvodu 2 je přiveden signál poruchy z výstupu 22 příslušného paměťového členu 2, mohou nastat dva případy indikace poruchy.In the event that a fault signal from the output 22 of the respective memory member 2 is applied to the first input 31 of a logic circuit 2, two cases of fault indication may occur.

Pokud se jedná o prvotní poruchu, není signálem z výstupu 63 klopného obvodu příslušného danému místu prvotní poruchy, vedeným na druhý vstup 32 jemu příslušného logického obvodu 2' blokován v tomto logickém obvodu 2 signál z výstupu 71 astabilního klopného obvodu ]_, vedený na třetí vstup 33 tohoto logického obvodu 2, což se projevuje tak, že signálka 2 poruchy, příslušná tomuto místu prvotní poruchy, svítí přerušovaně.In the case of a prime failure, the signal from the flip-flop output 63 of the respective prime location directed to the second input 32 of its respective logic circuit 2 ' input 33 of this logic circuit 2, which means that the fault indicator 2 corresponding to this initial fault location is illuminated intermittently.

Pokud sejedná o prouchu, nebo poruchy, následující za prvotní poruchou, je signálem z výstupu 63 klopného obvodu 6., příslušného místu této poruchy, vedeným na druhý vstup 33 jemu příslušného logického obvodu 2» blokován v tomto logickém obvodu 2 signál z výstupu 71 astabilního klopného obvodu 2» vedený na třetí vstup 33 tohoto logického obvodu 2/ což se projevuje tak, že signálka 2 poruchy, příslušná tomuto místu poruchy, následující za prvotní poruchou, svítí nepřerušovaně.If there is a fault or a fault following the initial fault, the signal from the flip-flop output 63 of the respective point of this fault, led to the second input 33 of its respective logic circuit 2, is blocked in this logic circuit 2 a flip-flop 2 connected to the third input 33 of this logic circuit 2, which is shown in such a way that the fault indicator 2 corresponding to this fault location following the primary fault is lit continuously.

Pak tedy pro vlastní činnost obvodu diagnostiky poruch v zapojení podle vynálezu znamená, že při příchodu signálu prvotní poruchy z výstupu .1 čidla příslušného místa prvotní poruchy na vstup 21 jemu příslušnému paměťovému členu 2, dojde ke změně logického stavu na výstupu 22 tohoto paměťového členu 2 a současně s tím dojde ke změně logického stavu na výstupu 52 hradla 5. V okamžiku změny logického stavu na výstupu 52 hradla 5, která se současně přivádí na hodinové vstupy 62 všech klopných obvodů se výstupy 63 těchto klopných obvodů 2 nastaví následovně. Výstup 63 klopného obvodu <5, příslušejícího místu prvotní poruchy, se nastaví tak, aby se v jemu příslušném logickém obvodu 2 neblokoval signál z výstupu 71 astabilního klopného obvodu 2/ čímž bude signálka 2 poruchy, příslušná místu prvotní poruchy, svítit přerušovaně. Výstupy 63 ostatních klopných obvodů 2 ^se P^a^ nastaví tak, aby se v jím příslušných logických obvodech 2 zablokoval signál z výstupu 71 astabilního klopného obvodu 2» čímž po příchodu signálů poruch, následujících za signálem prvotní poruchy, budou jim příslušné signálky 2 poruchy svítit nepřerušovaně.Thus, for the actual operation of the fault diagnosis circuit in the wiring according to the invention, when the primary fault signal from the sensor 1 of the respective primary fault location arrives at input 21 of its respective memory member 2, the logic state at output 22 of this memory member 2 changes. and at the same time the logic state at the gate output 52 changes. At the moment of the logic state at the gate output 52 that is simultaneously supplied to the clock inputs 62 of all flip-flops, the outputs 63 of these flip-flops 2 are set as follows. The output 63 of the flip-flop <5 associated with the primary fault location is set so that the signal from the output 71 of the astable flip-flop 2 is not blocked in its respective logic circuit 2 so that the fault indicator 2 corresponding to the primary fault location is lit intermittently. The outputs 63 of the other flip-flops ^2, P ^N is adjusted so that, in their respective logic circuits 2 blocked the signal from the output 71 of astable flip-flop 2 »whereby after the arrival of the fault signal, subsequent to the signal of the first fault, they will be relevant indicator 2 failures lit. continuously.

Claims

SUBJECT OF THE INVENTION

Connection of a fault diagnosis circuit, equipped with a fault sensor for each of the monitored fault locations, the output of which is connected to an input of a memory member, the output of which is connected to a respective fault indicator, characterized in that between the output (22) of memory member (2) (4) a logic circuit (3) connected to the output (22) of the memory member (2) by its first output (31) and to the fault indicator (4) by its output (34), the second input (32) of which is connected to an output (63) of a respective flip-flop (6) whose input (61) is connected to a first input (31) of the logic circuit (3), which is further connected to the respective input (51) of the gate (5); 33) of the logic circuit (3) is connected to the output (71) of the astable flip-flop (7) and the clock input (62) of the flip-flop (6) is connected to the output (52) of the gate (5).