CS254051B1 - Zapojení pro vytváření impulsů k čítání vpřed a vzad - Google Patents

Abstract

Zapojení slouží k rozlišení směru toku vstupních impulsů v závislosti na jejich posloupnosti. Podstatu zapojení tvoří čtyři nonekvivalertční obvody, přičemž na vstupy prvního a druhého nonekvivalenčního obvodu je přiveden přes první svorku první vstupní signál a na vstupy druhého a třetího nonekvivalenčního obvodu je přiveden přes druhou svorku druhý vstupní signál. První a třetí nonekvivalenční obvod jsou opatřeny na jednom ze vstupů integračním RC členem. Výstup druhého nonekvivalenčního obvodu je spojen jednak se vstupem čtvrtého nonekvivalenčního obvodu a jednak na první vstupy prvního a čtvrtého hradla. Výstup čtvrtého nonekvivalenčního obvodu je spojen s prvními vstupy druhého a třetího hradla. Výstup prvního nonekvivalenčního obvodu je spojen s druhými vstupy prvního a třetího hradla a výstup třetího nonekvivalenčního obvodu je spojen s druhými vstupy druhého a čtvrtého hradla. Hradla slouží k přepínání výstupních impulsů na první nebo druhou výstupní svorku v závislosti na posloupnosti impulsů na první a druhé vstupní svorce obvodu.

Description

Vynález se týká zapojení pro vytváření impulsů a jejich přepínání při každé změně směru toku vstupních signálů.

Při návrzích různých číslicových zařízení se často vyskytuje požadavek na registrování směru toku signálů při současném čítání počtu jednotek z těchto signálů» Takováto problematika je běžná u většiny zapojení vstupních obvodů číslicových zařízení. Sekvenční obvod vyhovující této funkci bývá velmi složitý. Dosud známé zapojeni registrující počet jednotek dvou vstupních signálů jsou sestavena jednak z obvodů rozlišujících směr toku a jednak z obvodů násobičů frekvence. Tyto obvody se skládají z většího počtu kombinačních a klopných obvodů» Nevýhodou je složitost zapojení a nároky na rozměrnost snímacích zaříz ení.

Uvedené nedostatky odstraňuje zapojení podle vynálezu» sestávající z nonekvivalenčních obvodů» hradel NAND 8 otevřeným kolektorem a integračních RC členů» jehož podstata spočívá v tom, že první svorka prvního vstupního signálu je zapojena jednak na první vstup druhého nonekvivalenčního obvodu, dále na první vstup prvního nonekvivalenčního obvodu a přes první odpor na druhý vstup prvního nonekvivalenčního obvodu, přičemž druhý vstup tohoto obvodu je uzemněn přes první kondenzátor. Déle druhé svorka druhého vstupního signálu je zapojena jednak na druhý vstup druhého nonekvivalenčního obvodu, dále na první vstup třetího nonekvivalenčního obvodu a přes druhý odpor na druhý vstup tohoto

254 051 obvodu, přičemž druhý vstup tohoto samého obvodu je spojen se zemi přes druhý kondensátor· Výstup druhého nonskvivalenčního obvodu je připojen jednak na prvni vstup čtvrtého nonekvivalenčniho obvodu a jednak na prvni vstup prvního hradla NAND a na první vstup čtvrtého hradla NAND, přičemž výstup čtvrtého nonekvivalenčniho obvodu je připojen na první vstup druhého hradla NAND a na prvý vstup třetího hradla NAND a druhý vstup čtvrtého nonekvivalenčniho obvodu je připojen na úroveň logické jednotky. Výstup prvního nonekvivalenčního obvodu je připojen jednak na druhý vstup prvního hradla NAND a jednak na druhý vstup třetího hradla NAND a dále výstup třetího nonekvivalenčniho obvodu je spojen s druhým vstupem druhého hradla NAND a s druhým vstupem čtvrtého hradla NAND· Výstup prvního hradla NAND je spojen s výstupem druhého hradla NAND na prvni výstupní svorku a výstup třetího hradla NAND je spojen s výstupem čtvrtého hradla NAND na druhou výstupní svorku·

Hlavní výhodou zapojení je velice jednoduchý a spolehlivý vstupní obvod číslicových zařízení, usnadňující miniaturizaci* Vedle toho zapojení podle vynálezu snižuje materiálové i montážní náklady číslicových zařizenío

Zapojení podle vynálezu je schematicky znázorněno na výkresu v obr· 1, obr· 2 značí časový diagram zpracování vstupních signálů v dílčích částech zapojení*

Zapojení tvoří čtyři obvody nonekvivalence, čtyři dvouvstupová hradla NAND e otevřeným kolektorem, dva odpory a dva kondenzátory, které plní funkci integračních RC členů* Uvedené zapojení může být sestaveno z číslicových integrovaných obvodů TTL, např· řady 74*

- 3 254 OSI

První svorka 1 prvního vstupního signále je spojena s prvním vstupem 7 prvního nonekvivalenčního obvodu 13 a s prvním vstupem 2 druhého nonekvivalenčního obvodu 14· Současně je první svorka 1 spojena přes první odpor 2 druhý vstup 8 prvního nonekvivalenčního obvodu 13. přičemž tento druhý vstup 8 tohoto obvodu je uzemněn přes první kondenzátor 2· Výstup 16 prvního nonekvivalenčního obvodu 13 je připojen na druhý vstup 23 prvního hradla 30 NAND a na druhý vstup 26 třetího hradla 32 NAND. Výstup 17 druhého nonekvivalenčního obvodu 14 je připojen jednak na první vstup 19 čtvrtého nonekvivalenčního obvodu 21 a jednak na první vstup 22 prvního hradla 30 NAND a na první vstup 2$ čtvrtého hradla 33 NAND. Druhý vstup 20 čtvrtého nonekvivalenčního obvodu 21 je připojen na úroveň logické jednotky. Výstup 40 čtvrtého nonekvivalenčního obvodu 21 je připojen na prvý vstup 24 druhého hradla 31 NAND a na prvý vstup 27 třetího hradla 32 NAND Výstup 18 třetího nonekvivalenčního obvodu 15 je spojen 8 dru hým vstupem 25 druhého hradla 31 NAND a s druhým vstupem 28 čtvrtého hradla 33 NAND. Výstup 34 prvého hradla 30 NAND je spojen s výstupem 35 druhého hradla 31 NAND na první výstupní svorku 38 a výstup 36 třetího hradla 32 NAND je spojen s výstupem 37 čtvrtého hradla 33 NAND na druhou výstupní svorku 39. První výstupní svorka 38 a druhá výstupní svorka 39 výstupních signálů slouží pro čítání vpřed či vzad.

První vstupní signál je přiveden na první svorku 1, druhý vstupní signál na druhou svorku 2, přičemž oba vstupní signály jsou vzájemně posunuty o a jsou vedeny současně jednak přímo a jednak přea integrační RC členy na první nonekvivalenční obvod 13. druhý nonekvivalenční obvod 14 a třetí nonekvivalenční obvod 15. První vstupní signál je přiveden na první vstup £ prvního nonekvivalenčního obvodu 13 a na první vstup £ druhého nonekvivalenčního obvodu 14. přičemž přes RC zpoždovaoí člen, tvořený prvním odporem 4, * prvním kondenzátorem je přiveden ještě na druhý vstup 8 prvního

- 4 254 051 nonekvivalenčního obvodu 13. Druhý vstupní signál je přřroaeu na první vstup 11 třetího nonekvivalenčního obvodu a na druhý vstup 10 druhého nonekvivalenčního obvodu 14, přičemž přes zpožďovací RC člen, tvořený druhým odporem 4 a druhým kondenzátorem 6, je přiveden ještě na druhý vstup 12 třetího nonekvivalenčního obvodu 15. Tím dojde k posunutí obou vstupních signálů, takže výstupní signál odpovídá hranám dvou vstupních signálů» Při každá sestupné a vzestupné hraně vznikne na výstupu impuls, jehož délka je úměrná parametrům RC členu. Současně je vytvořen další řídicí signál ve druhém nonekvivalenčním obvodu 14 a jeho negace přes čtvrtý nonekvivalenční obvod 21» V závislosti na směru toku obou vstupních signálů vznikají impulsy odpovídající hraném impulsů ve vstupních signálech v okamžiku, kdy je řídicí signál na úrovni logické nuly a nebo logické jedničky. Krátké impulsy odpovídající hranám impulsů ve vstupních signálech jsou pomocí logického součinu společně s řídicími signály na výstupnim prvém, druhém, třetím a čtvrtém hradlu JO, 31. 32, 33 NAND přepínány na první výstup ní svorku 38 nebo na druhou výstupní svorku 39» První hradlo 30 NAND a druhé hradlo 31 NAND slouží pro výstup impulsů pro čítání vpřed, třetí hradlo 32 NAND a čtvrté hradlo 33 NAND pro čítání vzad.

časové diagramy na obr. 2 znázorňují průběh jednotlivých signálů. Diagramy 41 a 42 znázorňují průběh vstupních signálů na první svorce 1 a na druhé svorce 2. Diagramy £3 a 44 znázorňují průběh řídicích signálů na výstupech 17 a 40 druhého nonekvivalenčního obvodu 14 a čtvrtého nonekvivalenčního obvodu 21. Krátké impulsy 45 a 46 odpovídají hranám vstupních signálů na výstupech 16 a 18 prvního nonekvivalenčního obvodu u a třetího nonekvivalenčního obvodu 1$. Diagramy 47 a 48 znázorňují tvar signálů na první výstupní svorce 38 a na druhé výstupní svorce 39.

Osa 49 odděluje směr toku vstupních signálů, zachycuje okamžik. změny.

254 081

Zapojení lze využít ve vstupních obvodech obousměrných čítačů v případech, kdy je požadováno rozlišit směry toká a množství jednotek měření.

ř fi B D Μ S I VYNÁLEZU

Claims (1)

1. ř fi B D Μ S I VYNÁLEZU

   254 051

   Zapojeni pro vytváření impulsů k čítání vpřed a vzad, sestávající z nonekvivalenčních obvodů, hradel NAND s otevřeným kolektorem a integračních BC členů, vyznačující se tím, že první svorka (1) prvního vstupního signálu je zapojena jednak na první vstup (9) druhého nonekvivalenčního obvodu (14), dále na první vstup (7) prvního nonekvivalenčního obvodu (13) a přes první odpor (3) na druhý vstup (8) prvního nonekvivalenčního obvodu (13), přičemž druhý vstup (8) tohoto obvodu je uzemněn přes první kondenzátor (5), zatímco druhá svorka (2) druhého vstupního signálu je zapojena jednak na druhý vstup (10) druhého nonekvivalenčního obvodu (14), dále na první vstup (11) třetího nonekvivalenčního obvodu (15) a přes druhý odpor (4) na druhý vstup (12) tohoto obvodu, přičemž druhý vstup (12) třetího nonekvivalenčního obvodu (15) je spojen se zemí druhým kondenzétorem (6) a výstup (17) druhého nonekvivalenčního obvodu (14) je připojen jednak na první vstup (19) čtvrtého nonekvivalenčního obvodu (21) a jednak na první vstup (22) prvního hradla (30) NAND a na první vstup (29) čtvrtého hradla (33) NAND, druhý vstup (20) čtvrtého nonekvivalenčního obvodu (21) je připojen na úroveň logické jednotky a výstup (40) čtvrtého nonekvivalenčního obvodu (21) je připojen na prvý vstup (24) druhého hradla (31) NAND a na prvý vstup (27) třetího hradla (32) NAND, dále výstup (16) prvního nonekvivalenčního obvodu (13) je připojen jednak na druhý vstup (23) prvního hradla (30) NAND a jednak na druhý vstup (26) třetího hradla (32)

   NAND a dále výstup (18) třetího nonekvivalenčního obvodu (15) je přiveden na druhý vstup (25) druhého hradla (31) NAND a na druhý vstup (28) čtvrtého hradla (33) NAND, přičemž výstup (34) prvého hradla (30) NAND je spojen s výstupem (35) druhého hradla (31) NAND na první výstupní svorku (38) a výstup (36) třetího hradla (32) NAND je spojen s výstupem (37) čtvrtého hradla (33) NAND na druhou výstupní svorku (39)«

   1 výkres