CS251870B1

CS251870B1 - Circuit for stepping motors' connection across computer

Info

Publication number: CS251870B1
Application number: CS851283A
Authority: CS
Inventors: Ludvik Spiral; Vladimir Hosek; Jiri Vacatko
Original assignee: Ludvik Spiral; Vladimir Hosek; Jiri Vacatko
Priority date: 1985-02-22
Filing date: 1985-02-22
Publication date: 1987-08-13
Also published as: CS128385A1

Abstract

Obvod sestává z vyrovnávacích pamětí, které jsou připojeny k výstupní datové sběrnici počítače. První vyrovnávací paměť je spojena se čtyřmi klopnými obvody a je napojena spolu se třetí a čtvrtou vyrovná vací pamětí na řídicí sběrnici. Druhá vy rovnávací paměť je přes čítač kroků spo jena se vstupní datovou sběrnicí. Na čítač kroků je připojen první logický obvod, kte rý je spojen s klopnými obvody, s čítačem, připojeným na třetí vyrovnávací paměť, a s registrem, připojeným na čtvrtou vyrov návací paměť. Čítač je spojen s generáto rem obdélníkových pulsů a s tóomparáto- rem, který je spojen s výstupem registru. Komparátor je přes čtvrtý logický člen spo jen s prvním klopným obvodem. Generátor je spouštěn z výstupu čtvrtého klopného obvodu a dále je ovládán z obvodu kon stanty nárůstu přes druhý a třetí logický člen a. je spojen se vstupem čítače kroků a se vstupem obvodu řídicí logiky krokového motoru. Ovládací signály jednotlivých čle nů jsou vedeny z řídicí sběrnice počítače.Circuit consists from balancing memoirs, which they are attached to output data bus computers. First equalizing memory Yippee connected se four tilting circuits and Yippee connected together se third and fourth balances # tions memoirs on control bus. Second you straightening memory Yippee over counter steps Sp # is on se input datovou bus. On counter steps Yippee connected first logical circuit, kte # ry Yippee connected with tilting circuits with counter connected on third equalizing memory, and with registry connected on fourth vyrov # application memory. Counter Yippee connected with generátor # rem rectangular pulses and with thomomparator rem who Yippee connected with output registry. Comparator Yippee over fourth logical member Sp # just with first tilting circuit. Generator Yippee launched from output fourth tilting circuit and further Yippee controlled from circuit kon # stanty increase over second and third logical member and. Yippee connected se entry citation steps and se entry circuit control logic stepper engine. Control signals individual čle # nů they are led from control bus computers.

Description

Vynález se týká elektronického obvodu umožňujícího! připojení více krokových motorů k libovolnému mini nebo mikropočítači, přičemž každý krokový motor je připojen potaocí jednoho tohoto obvodu.The present invention relates to an electronic circuit enabling: connecting multiple stepper motors to any mini or microcomputer, each stepper motor being connected via one circuit.

Současný stav řízení krokových motorů je řešen použitím mikropočítačů s obvody. Toto řešení dovoluje řídit jedem, max. dva krokové motory současně. Pro současné řízení nezávislé činnosti dvou a více krokových motorů, které je třeba například při řízení manipulátorů, robotů a obráběcích linek, je třeba ploužit větší počet řídicích počítačů, což je nákladné.The current state of stepper motor control is solved by using microcomputers with circuits. This solution allows the control of poison, max. Two step motors simultaneously. For simultaneous control of the independent operation of two or more stepper motors, such as the need to control manipulators, robots and machining lines, more control computers need to be crawled, which is costly.

Výše uvedené nedostatky odstraňuje obvod pro připojení krokového motoru k počítači podle vynálezu. Jeho podstatou je, že k výstupní datové sběrnici počítače jsou připojeny čtyři vyrovnávací paměti. Druhý vstup první vyrovnávací paměti je připojen na,vodič prvního budicího signálu řídicí sběrnice a její výstupy jsou spojeny vždy s jedním vstupem čtyř klopných obvodů. Druhá vyrovnávací pamět má výstup spojen s jedním vstupem čítače kroků, jehož výstup je připojen ke vstupní datové sběrnici, druhý vstup na vodič druhého budicího signálu řídicí sběrnice, třetí vstup na vodič signálu přerušení řídicí sběrnice, který je zároveň spojen s prvním vstupem prvního logického obvodu. Druhý vstup tohoto prvního logůkého obvodu je připojen na vlodič spouštěcího signálu řídicí sběrnice, první výstup je zároveň čtvrtým vstupem čítače kroků a druhý výstup je spojen s druhými vstupy čtyř klopných obvodů. Třeli vyrovnávací paměť má druhý vstuppřipojen na vodič třetího budicího, signálu řídicí sběrnice a výstup je spojen s jedním vstupem čítače. Druhý vstup čítače je spojen s prvním výstupem prvního logického' členu a výstup je spojen na jeden vstup komparátoru a na jeden vstup generátoru obdélníkových pulsů. Na druhý vstup tohoto generátoru obdélníkových pulsů je připojen výstup- čtvrtého klopného obvodu, na třetí vstup výstup z druhého logického, členu a na čtvrtý vstup výstup třetího logického obvodu. První vstup druhého logickéhočlenu je spojen s jedním výstupem třetího klopného obvodu, jehož druhý výstup je spojen s prvním vstupem třetího logického obvodu. Druhé vstupy druhého a třetího logického obvodu jsou připojeny na výstup obvodu konstanty nárůstu, jehož jeden vstup je spojen s výstupem prvního klopného, obvodu, druhý vstup s výstupem generátoru 1 kHz a třetím vstupem jsou nastavitelné propojky pro určení rychlosti nárůstu frekvence. Výstup generátoru obdélníkových pulsů je spojen s pátým vstupem čítače kroků a se vstupem obvodu řídicí logiky krokového motoru. Čtvrtá vyrovnávací pa-měť má druhý vstup připojen na vodič čtvrtého budicího signálu řídicí sběrnice a výstup má spojen s jedním vstupem registru. Druhý vstup registru je spojen s druhým výstupem prvního logického členu a výstup je přes komparátor spojen s prvním vstupem čtvrtého logického členu, jehož druhý vstup je spojen s třetím vstupem čtvrtého klopného obvodu a na nastavovací signál z řídicí sběrnice a výstup je spojen se třetím vstupem prvního klopného obvodu.The above mentioned drawbacks are eliminated by the circuit for connecting the stepper motor to the computer according to the invention. Its essence is that four buffers are connected to the computer's output data bus. The second input of the first buffer is connected to, the first driver signal of the control bus and its outputs are each connected to one input of the four flip-flops. The second buffer has an output coupled to one input of the step counter, the output of which is connected to the input data bus, a second input to the second control bus driver signal input, a third input to the control bus interrupt signal wire which is also connected to the first input of the first logic circuit. . The second input of this first logic circuit is connected to the control bus start signal waveguide, the first output is also the fourth input of the step counter and the second output is connected to the second inputs of the four flip-flops. The friction buffer has a second input connected to a third fieldbus driver signal, and an output is coupled to one counter input. The second counter input is coupled to the first output of the first logic and the output is coupled to one comparator input and one rectangular pulse generator input. The output of the fourth flip-flop is connected to the second input of this rectangular pulse generator, the output of the second logic circuit to the third input and the output of the third logic circuit to the fourth input. The first input of the second logic member is connected to one output of the third flip-flop, the second output of which is connected to the first input of the third logic circuit. The second inputs of the second and third logic circuits are connected to the output of an increase constant circuit, one input of which is coupled to the output of the first flip-flop, the second input to the 1 kHz generator output and the third input are adjustable jumpers to determine the rate of frequency increase. The rectangular pulse generator output is coupled to the fifth step counter input and the step motor control logic input. The fourth buffer memory has a second input connected to a fourth driver bus excitation signal wire, and the output is connected to one register input. The second input of the register is connected to the second output of the first logic element and the output is connected via a comparator to the first input of the fourth logic element, the second input of which is connected to the third input of the fourth flip-flop. flip-flop.

Obvod je nezávislý na druhu krokových motorů, podle druhu počítače je třeba upravit obvody adresace, přerušení a připojení na sběrnici. Obvod zajišťuje převzetí informace o požadovaném směru otáčení, frekvence krokování, počtu požadovaných kroků, plynulém zvyšování frekvence krokování nebo její snižování, generování pulsů o požadované frekvenci, zvyšování nebo snižování frekvence pulsů s volitelným přírůstkem frekvence, odečítání požadovaného počtu kroků a předání informace o uukončení činnosti počítače, převzetí další informace před skončením činnosti od počítače, předání počtu odkriokovaných kroků do paměti počítače při výpadku řízení, případně využití činnosti tohoto obvodu při jemném krokování.The circuit is independent of the type of stepper motors, it is necessary to adjust the addressing, interrupt and bus connection circuits according to the type of computer. Circuit provides information on desired direction of rotation, stepping frequency, number of required steps, continuous increase or decrease of stepping frequency, generation of pulses by desired frequency, increasing or decreasing of pulse frequency with optional frequency increment, subtraction of required number of steps and transmission of termination information the computer, receiving further information before the operation is terminated from the computer, passing the number of shouted steps to the computer memory in the event of a control failure, or the use of this circuit during gentle stepping.

Další výhodoiu je, že obvodu umožňuje současné řízení několika i různých typů krokových motorů pracujících v rozdílných režimech práce. Počet motorů je omezen rychlostí přenosu dat z počítače na obvod připojení. Lze využít i mikropočítač. Vlastní řízení jednotlivých motorů nezatěžuje počítač, neboť ten pouze podle programu předává data na jednotlivé obvody připojení. Proto se může věnovat potřebným výpočtům, například interpolaci a podobně. Každý motor má svůj obvod připojení — při výpadku řízení nebo napájení předává obvod údaje o odkrOkovaném počtu kroků krokového motoru do paměti počítače. Podle způsobu řízení při výpadku řízení jednoho motoru mohou ostatní motory buď pokračovat v činnosti, nebo mohou -být zastaveny. Obvod umožňuje souvislé řízení v otevrené smyčce bez ztráty kroku i při vysokých kmitočtech krokování, neboť údaje z počítače jsou do obvodu dodávány v předstihu. Obvod sám rozhoduje, pokud nebylo počítačem zadáno' jinak, o tom, zda je třeba měnit otáčky krokového motoru skokem — rychlost menší než mezní, nebo zda je třeba měnit otáčky krokového motoru plynule. Obvod dovoluje nastavit požadovanou rychlost nárůstu nebo· poklesu rychlosti krokového, mbtoru propojkami. Tento obvod je univerzální a lze ho využít bez ohledu na typ motoru nebo počítače a lze jej obsluhovat jak|o ostatní periferní obvody počítače. Uvedený obvod pro připojení umožňuje využít standartní řídicí obvody a zesilovače dodávané výrobci krokových motorů. Jejich výstupem je pulsní signál, kde frekvence pulsů odpovídá požadované rychlosti otáčení motorů a pločet pulsů odpovídá požadovanému počtu kroků krokového motoru. Na dalším vodiči se přivádí signál směru otáčení.A further advantage is that the circuit allows simultaneous control of several or different types of stepper motors operating in different modes of operation. The number of motors is limited by the data transfer rate from the computer to the connection circuit. A microcomputer can also be used. The actual control of individual motors does not load the computer, because it only transmits data to individual connection circuits according to the program. Therefore, it can devote to the necessary calculations, such as interpolation and the like. Each motor has its own connection circuit - in the event of a control or power failure, the circuit passes data on the number of steps of the stepper motor to the computer memory. Depending on the method of control in the event of control failure of one engine, other engines can either continue to operate or be stopped. The circuit allows continuous open loop control without loss of step even at high stepping frequencies, as data from the computer is delivered to the circuit in advance. The circuit itself decides, unless otherwise specified by the computer, whether the stepper motor speed should be changed by stepping - a speed less than the limit speed or whether the stepper motor speed should be changed continuously. The circuit allows to set the desired rate of increase or decrease of the stepper speed by jumpers. This circuit is versatile and can be used regardless of motor or computer type and can be operated like other computer peripheral circuits. Said connection circuit allows the use of standard control circuits and amplifiers supplied by the stepper motor manufacturers. Their output is a pulse signal where the pulse frequency corresponds to the desired speed of rotation of the motors and the pulse area corresponds to the required number of steps of the stepper motor. The direction of rotation signal is applied to the next conductor.

Příklad zapojení o-bvodu podle vynálezu je na přiloženém výkrese.An example of a circuit according to the invention is shown in the attached drawing.

K výstupní datové sběrnici 20 počítače jsou připojeny čtyři vyrovnávací paměti 1, 2, 3, 4. Druhý vstup první vyrovnávací paměti 1 je připojen na vodič 21 prvního budicího signálu řídicí sběrnice a její výstupy jsou po řadě spojeny s prvním, druhým, třetím a čtvrtým klopným obvodem 10, 11, 12 a 13. Druhá vyrovnávací paměť 2 má výstup spojen s jedním vstupem čítače 5 kroků. Výstup čítače 5 kroků je připojen ke vstupní datové sběrnici 30. Druhý vstup čítače 5 kroků 5 je spojen s vodičem 22 druhého· budicího signálu řídicí sběrnice, třetí vstup s vodičem 23 signálu přerušení řídicí sběrnice, který je zároveň připojen na první vstup prvního logického obvodu 15. Druhý vstup tohoto· prvního logického obvodu 15 je připojen na vodič 24 spouštěcího signálu řídicí sběrnice, první jeho výstup je pak zároveň čtvrtým vstupem čítače 5 kroků a druhý výstup je spojen s druhými vstupy čtyř klopných obvodů 10, 11, 12 •a 13. Třetí vyrovnávací paměť 3 má druhý vstup připojen na vodič 25 třetího budicího signálu řídicí sběrnice a výstup má spojen s jedním vstupem čítače 6. Druhý vstup čítače 6 je spojen s prvním výstupem prvního logického obvodu 15 a výstup je připojen na jeden vstup komparátoru 9 a na jeden vstup generátoru 8 obdélníkových pulsů. Na druhý vstup generátoru 8 obdélníkových pulsů je připejen výstup čtvrtého klopného obvodu 13, na třetí vstup výstup z druhého logického členu 16 a na čtvrtý vstup výstup z třetího logického obvodu 17. První vstup druhého logického obvedu je spojen s jedním výstupem třetího klopného obvodu 12, jehož druhý výstup je spojen s prvním vstupem třetího logickéhioi obvodu 17. Druhé vstupy druhého a třetího logického obvodu jsou připojeny na výstup obvodu 14 konstanty nárůstu, jehož jeden vstup je spojen s výstupem prvního klopného obvodu 10, druhý vstup s výstupem generátoru 1 kHz a na třetím vstupu jsou nastavitelné propojky 19 pro určení rychlosti nárůstu frekvence. Výstup generátoru 8 obdélníkových pulsů je spojen s pátým vstupem čítače 5 kroků a se vstupem 26 obvodu řídicí logiky krokového motoru. Čtvrtá vyrovnávací paměť 4 má druhý vstup připojen na vodič 27 čtvrtého budicího signálu řídicí sběrnice a výstup má spojen s jedním vstupem registru 7. Druhý vstup registru 7 je spojen s druhým výstupem prvního logického •obvodu 15 a výstup je přes komparátor 9 spojen s prvním vstupem čtvrtého logického obvodu 18, jehož druhý vstup je spojen s třetím vstupem čtvrtého klopného obvodu 13 a vodičem 28 nastavovacího signálu řídicí sběrnice a výstup je spojen s třetím vstupem prvního· klopného obvoduFour buffers 1, 2, 3, 4 are connected to the computer's output data bus 20. The second input of the first buffer 1 is connected to the first driver wake-up signal wire 21 and its outputs are connected in series to the first, second, third and fourth flip-flop 10, 11, 12 and 13. The second buffer 2 has an output coupled to one counter input of 5 steps. The output of the 5-step counter is connected to the input data bus 30. The second input of the 5-step counter 5 is connected to the second control bus wiring 22, the third input to the control bus signal wires 23 which is also connected to the first input of the first logic circuit. 15. The second input of the first logic circuit 15 is connected to the control bus start signal wire 24, the first output of which is the fourth input of the 5-step counter and the second output is connected to the second inputs of the four flip-flops 10, 11, 12 and 13. The third buffer 3 has a second input connected to the third driver bus driver signal 25 and the output is connected to one counter input 6. The second counter input 6 is connected to the first output of the first logic circuit 15 and the output is connected to one comparator input 9 and per rectangular pulse generator 8 input. The second input of the rectangular pulse generator 8 is connected to the output of the fourth flip-flop 13, to the third input the output of the second logic member 16 and to the fourth input the output of the third logic circuit 17. whose second output is coupled to the first input of the third logic circuit 17. The second inputs of the second and third logic circuits are coupled to the output of the surge constant circuit 14, one input of which is coupled to the output of the first flip-flop 10; the third input is adjustable jumpers 19 for determining the rate of frequency increase. The output of the rectangular pulse generator 8 is coupled to the fifth input of the 5-step counter and to the input 26 of the stepper motor control logic circuit. The fourth buffer 4 has a second input connected to the fourth driver bus driver signal 27 and the output is connected to one register input 7. The second register 7 input is connected to the second output of the first logic circuit 15 and the output is connected to the first input via comparator 9. a fourth logic circuit 18, the second input of which is coupled to the third input of the fourth flip-flop 13 and the control bus adjustment signal conductor 28, and the output is connected to the third input of the first flip-flop

10.10.

Základem univerzálního obvodu připojení je generátor 8 obdélníkových pulsů pr(o řízení rychlosti otáčení krokového motoru, jehož frekvence je nastavitelná binárním číslem. Binární číslo na vstup generátoru 8 obdélníkových pulsů je přiváděno z čítačeThe basis of the universal connection circuit is a rectangular pulse generator 8 (for controlling the speed of the stepper motor, whose frequency is adjustable by a binary number. The binary number at the input of the rectangular pulse generator 8 is supplied from the counter.

6. Tento čítač 6 slouží k realizaci plynulého lineárního nárůstu nebo poklesu frekvence generátoru 8 obdélníklových pulsů podle tohloí, jestli čítá vpřed nebo vzad. Též je tento· čítač 6 využíván jako registr generátoru 8 obdélníkových pulsů, pokud má tento dávat konstantní frekvenci. Tento registr v čítači 6 lze naplnit z třetí vyrovnávací paměti 3. Pokud čítač 6 čítá, tedy realizuje se nárůst či pokles frekvence generátoru 8 obdélníkových pulsů, je nutné jej na určité, předem nastavené hodnotě, zastavit. Toto se provádí pomocí číslicového kemparátoru 9, který srovnává hodnotu čísla na výstupu čítače 6 s číslem uloženým v registru 7. Registr 7 je plněn ze čtvrté vyrovnávací paměti 4 a jeho hodnota udává velikost konstantní frekvence generátoru 8 obdélníkových pulsů. V okamžiku rovnosti čísla na výstupu čítače 6 a registru 7 vydá komparátor 9 puls, kterým se vynuluje první klopný obviod 10 a ten zastaví příchod pulsů do čítače 6 z obvodu 14 konstanty nárůstu. První klopný obvod 10 lze též nastavovat z první vyrovnávací paměti 1, která je připojena na výstupní datovou sběrnici 20 počítače a příchodu prvního budicího s’gnálu se odečte údaj na výstupní datové sběrnici 20 a tím umožní změnu frekvence generátoru 8. Podle nastavení nastavitelných propojek 19 v obvodu 14 konstainty nárůstu se z generátoru frekvence 1 kHz odvozují pulsy na výstupu s nastavenou periodou, které se sčítají v čítači 6. Tím se realizuje různě rychlá časově lineární změna frekvence generátoru 8. To, zda se tyto pulsy čítají vpřed nebo vzad, je rozhodováno třetím klopným obvodem 12, jež je plněn z první vyrovnávací paměti 1. Druhý klopný obvod 11 je opět nastavován z první vyrovnávací paměti a určuje směr otáčení krokového motoru. Výstup tohoto¹ druhého klopného obvodu 11 je přímto připojen nia řídicí logiku krokového motoru a určuje směr otáčení krokového motoru. Čtvrtý klopný obvod 13 je též plněn z první vyrovnávací paměti 1 a spouští se jím nebo zastavuje generátor 8 obdélníkových pulsů. Pulsy z tohoto· generátoru 8 obdélníkových pulsů jsou vedeny přímo na řídicí logiku krokového motoiru a zároveň jsou čítány v čítači 5 kroků. Tento čítač 5 kroků se předvoluje z druhé vyrovnávací paměti 2i a poitom se od této předvolené hodnoty odčítají pulsy generátoru 8 obdélníklových pulsů. Při vynulování tohoto čítače 5 kroků se vyšle puls na vstupní datovou sběrnici 30 počítače. Počítač provede přenesení údajů z první vyrovnávací paměti 1 na čtyři klopné obvody 10, 11, 12 a 13, z druhé vyrovnávací paměti 2 do čítače 5 krbků, ze třetí vyrovnávací paměti 3 db čítače 6 a ze čtvrté vyrovnávací paměti 4 do registru 7. Počítač začne počítat potřebná data pr,o následující úsek křížení kroko-vého motoru a plnit jimi přes výstupní instrukce — první až čtvrtý budicí signál na vodičích 21, 22, 25, 27 z řídicí sběrnice — čtyři vyrovnávací paměti 1, 2, 3, 4. Pokud je potřeba přečíst obsah čítače 5 kroků zpět do počítače, provede se to vstupní instrukcí na vodní 27 čtvrtého budicího signálu řídicí sběrnice. Dalším signálem, využívaným v tomto obvodu, je nastavován signál na vodiči 28, kterým se provádí počáteční nastavení celého obvodu připojení krokového motoru. Po zapnutí napájecího' zdroje je generován po určitou dobu tento signál, který je obvykle k dispozici na řídicí sběrnici počítače a pomocí něho· se uvádí do výchozího stavu generátor 8 obdélníkových pulsů a obvod 14 konstanty nárůstu.6. This counter 6 is used to realize a continuous linear increase or decrease in the frequency of the rectangular pulse generator 8 according to whether it counts forward or backward. Also, this counter 6 is used as a register of the rectangular pulse generator 8 if it is to give a constant frequency. This register in the counter 6 can be filled from the third buffer 3. If the counter 6 counts, that is, the frequency of the rectangular pulse generator 8 increases or decreases, it must be stopped at a certain preset value. This is done by means of a digital cam 9 which compares the value of the number at the output of the counter 6 with the number stored in the register 7. The register 7 is filled from the fourth buffer 4 and its value indicates the constant frequency of the rectangular pulse generator. When the number at the output of counter 6 and register 7 is equal, the comparator 9 emits a pulse that resets the first flip-flop 10 and stops the pulses arriving at the counter 6 from the increment constant circuit 14. The first flip-flop 10 can also be adjusted from the first buffer 1, which is connected to the computer's output data bus 20, and the arrival of the first drive signal reads the output data bus 20 to allow the frequency of the generator 8 to be changed. in the surge constants circuit 14, the 1 kHz frequency generator generates pulses at a set period of time output, which are added to counter 6. This results in a variable rate linear variation of the frequency of the generator 8, whether the pulses are counted forward or backward. decided by a third flip-flop 12, which is filled from the first buffer 1. The second flip-flop 11 is again adjusted from the first buffer and determines the direction of rotation of the stepper motor. The output of this second flip-flop ¹ 11 is connected přímto nia control logic stepper motor and determines the direction of rotation of the stepper motor. The fourth flip-flop 13 is also filled from the first buffer 1 to start or stop the rectangular pulse generator 8. The pulses from this rectangular pulse generator 8 are routed directly to the stepper motor control logic and are also counted in a 5-step counter. This counter of 5 steps is preselected from the second buffer 21 and the pulses of the rectangular pulse generator 8 are subtracted from this preset value. When this 5-step counter is reset, a pulse is sent to the computer input data bus 30. The computer transfers data from the first buffer 1 to the four flip-flops 10, 11, 12 and 13, from the second buffer 2 to the fireplace counter 5, from the third buffer 3 db of the counter 6 and from the fourth buffer 4 to the register 7. it starts to calculate the necessary data for the next step of the stepper motor crossover and fills them via output instructions - the first to fourth excitation signals on the control bus wires 21, 22, 25, 27 - four buffers 1, 2, 3, 4. If it is necessary to read the contents of the counter 5 steps back to the computer, this is accomplished by an input instruction on the water 27 of the fourth fieldbus drive signal. Another signal used in this circuit is to set the signal on the conductor 28, which performs an initial adjustment of the entire stepper motor connection circuit. When the power supply is switched on, this signal, which is usually available on the computer control bus, is generated for a certain period of time, and by means of this, the rectangular pulse generator 8 and the rise constant circuit 14 are reset.

Zahájení řízení krokového motoru, tedy jeho spuštění, se provede spouštěcím signálem ,ma vodiči 24, přivedeným z počítače. Tento provede přenesení obsahů čtyř vyrovnávacích pamětí 1, 2, 3, 4 do skupeny obvodů připojení, tedy d'o čtyřech klopných obvodů 10, 11, 12, 13, do čítače 5 kdoků, do čítače 6 a dio registru 7 a podle hodnoty řídicího slova zahájí příslušnou činnost krokového· motoru. Dále je knoiktový mlotor v jednotlivých úsecích, daných počtem kroků, řízen až do okamžiku, kdy je z vyrovnávacích pamětí po· přerušení přečteno· řídicí slovo, jež krokový motor zastaví. Spouštěcí signál na vodiči 24 může být přiveden z řídicí sběrnice počítače nebo, může jít o jeden bit řídicího slova skupiny obvodů připojení krokových motorů, čímž se provádí současně spouštění více řízených krokových mOtorů.Initiation of the control of the stepper motor, i.e. its start, is effected by a start signal to the wires 24 supplied from the computer. This will transfer the contents of the four buffers 1, 2, 3, 4 to the connection circuit group, i.e., of the four flip-flops 10, 11, 12, 13, to the dock counter 5, to the counter 6 and dio register 7 and according to the control value. the words start the respective operation of the stepper motor. Furthermore, the knoict mlotor is controlled in individual sections, given by the number of steps, until the control word is read from the buffers after an interruption, which stops the stepper motor. The trigger signal on wire 24 may be provided from the computer control bus, or may be a single bit of the stepper motor control group control word, thereby executing multiple controlled stepper motors simultaneously.

Claims

.SUBJECT

Stepper motor circuitry for a computer, characterized in that four buffers (1, 2, 3, 4) are connected to the computer's output data bus (20), wherein the first buffer (.1), the second input of which is connected to the driver (21) of the first driving signal of the control bus ^{: the} computer has four outputs in series connected to one of the inputs of the first, second, third and fourth flip-flops (10, 11, 12, 13] each, the second buffer (2) ) has an output connected to one of the inputs of the step counter (5), the output of which is connected to an input data bus (30), the second input of which is connected to the driver (22) of the second drive control signal of the computer; connected to a computer control bus interrupt signal wire (23), which is also connected to one input of the first logic circuit (15), to the other input of which the trigger wire (24) is connected a computer control bus signal wherein the first output of the first logic circuit (15) is also the fourth input of the step counter (5) and the second output thereof is coupled to the second inputs of the first to fourth flip-flops (10, 11, 12, 13); the buffer memory (3), to whose second input is connected the wire (25) of the third excitation signal of the computer control bus, has an output connected to one input of the counter (6), the second input of which is connected to the first output of the first logic circuit (15) and the output of this counter (6) is connected to one input of the comparator (9) and to one input of the rectangular pulse generator (8), to the other input of which the output of the fourth flip-flop is connected.