CS251870B1 - Obvod pro připojení krokových motorů k počítači - Google Patents

Abstract

Obvod sestává z vyrovnávacích pamětí, které jsou připojeny k výstupní datové sběrnici počítače. První vyrovnávací paměť je spojena se čtyřmi klopnými obvody a je napojena spolu se třetí a čtvrtou vyrovná ­ vací pamětí na řídicí sběrnici. Druhá vy­ rovnávací paměť je přes čítač kroků spo ­ jena se vstupní datovou sběrnicí. Na čítač kroků je připojen první logický obvod, kte ­ rý je spojen s klopnými obvody, s čítačem, připojeným na třetí vyrovnávací paměť, a s registrem, připojeným na čtvrtou vyrov ­ návací paměť. Čítač je spojen s generáto ­ rem obdélníkových pulsů a s tóomparáto- rem, který je spojen s výstupem registru. Komparátor je přes čtvrtý logický člen spo ­ jen s prvním klopným obvodem. Generátor je spouštěn z výstupu čtvrtého klopného obvodu a dále je ovládán z obvodu kon ­ stanty nárůstu přes druhý a třetí logický člen a. je spojen se vstupem čítače kroků a se vstupem obvodu řídicí logiky krokového motoru. Ovládací signály jednotlivých čle ­ nů jsou vedeny z řídicí sběrnice počítače.

Description

Vynález se týká elektronického obvodu umožňujícího! připojení více krokových motorů k libovolnému mini nebo mikropočítači, přičemž každý krokový motor je připojen potaocí jednoho tohoto obvodu.

Současný stav řízení krokových motorů je řešen použitím mikropočítačů s obvody. Toto řešení dovoluje řídit jedem, max. dva krokové motory současně. Pro současné řízení nezávislé činnosti dvou a více krokových motorů, které je třeba například při řízení manipulátorů, robotů a obráběcích linek, je třeba ploužit větší počet řídicích počítačů, což je nákladné.

Výše uvedené nedostatky odstraňuje obvod pro připojení krokového motoru k počítači podle vynálezu. Jeho podstatou je, že k výstupní datové sběrnici počítače jsou připojeny čtyři vyrovnávací paměti. Druhý vstup první vyrovnávací paměti je připojen na,vodič prvního budicího signálu řídicí sběrnice a její výstupy jsou spojeny vždy s jedním vstupem čtyř klopných obvodů. Druhá vyrovnávací pamět má výstup spojen s jedním vstupem čítače kroků, jehož výstup je připojen ke vstupní datové sběrnici, druhý vstup na vodič druhého budicího signálu řídicí sběrnice, třetí vstup na vodič signálu přerušení řídicí sběrnice, který je zároveň spojen s prvním vstupem prvního logického obvodu. Druhý vstup tohoto prvního logůkého obvodu je připojen na vlodič spouštěcího signálu řídicí sběrnice, první výstup je zároveň čtvrtým vstupem čítače kroků a druhý výstup je spojen s druhými vstupy čtyř klopných obvodů. Třeli vyrovnávací paměť má druhý vstuppřipojen na vodič třetího budicího, signálu řídicí sběrnice a výstup je spojen s jedním vstupem čítače. Druhý vstup čítače je spojen s prvním výstupem prvního logického' členu a výstup je spojen na jeden vstup komparátoru a na jeden vstup generátoru obdélníkových pulsů. Na druhý vstup tohoto generátoru obdélníkových pulsů je připojen výstup- čtvrtého klopného obvodu, na třetí vstup výstup z druhého logického, členu a na čtvrtý vstup výstup třetího logického obvodu. První vstup druhého logickéhočlenu je spojen s jedním výstupem třetího klopného obvodu, jehož druhý výstup je spojen s prvním vstupem třetího logického obvodu. Druhé vstupy druhého a třetího logického obvodu jsou připojeny na výstup obvodu konstanty nárůstu, jehož jeden vstup je spojen s výstupem prvního klopného, obvodu, druhý vstup s výstupem generátoru 1 kHz a třetím vstupem jsou nastavitelné propojky pro určení rychlosti nárůstu frekvence. Výstup generátoru obdélníkových pulsů je spojen s pátým vstupem čítače kroků a se vstupem obvodu řídicí logiky krokového motoru. Čtvrtá vyrovnávací pa-měť má druhý vstup připojen na vodič čtvrtého budicího signálu řídicí sběrnice a výstup má spojen s jedním vstupem registru. Druhý vstup registru je spojen s druhým výstupem prvního logického členu a výstup je přes komparátor spojen s prvním vstupem čtvrtého logického členu, jehož druhý vstup je spojen s třetím vstupem čtvrtého klopného obvodu a na nastavovací signál z řídicí sběrnice a výstup je spojen se třetím vstupem prvního klopného obvodu.

Obvod je nezávislý na druhu krokových motorů, podle druhu počítače je třeba upravit obvody adresace, přerušení a připojení na sběrnici. Obvod zajišťuje převzetí informace o požadovaném směru otáčení, frekvence krokování, počtu požadovaných kroků, plynulém zvyšování frekvence krokování nebo její snižování, generování pulsů o požadované frekvenci, zvyšování nebo snižování frekvence pulsů s volitelným přírůstkem frekvence, odečítání požadovaného počtu kroků a předání informace o uukončení činnosti počítače, převzetí další informace před skončením činnosti od počítače, předání počtu odkriokovaných kroků do paměti počítače při výpadku řízení, případně využití činnosti tohoto obvodu při jemném krokování.

Další výhodoiu je, že obvodu umožňuje současné řízení několika i různých typů krokových motorů pracujících v rozdílných režimech práce. Počet motorů je omezen rychlostí přenosu dat z počítače na obvod připojení. Lze využít i mikropočítač. Vlastní řízení jednotlivých motorů nezatěžuje počítač, neboť ten pouze podle programu předává data na jednotlivé obvody připojení. Proto se může věnovat potřebným výpočtům, například interpolaci a podobně. Každý motor má svůj obvod připojení — při výpadku řízení nebo napájení předává obvod údaje o odkrOkovaném počtu kroků krokového motoru do paměti počítače. Podle způsobu řízení při výpadku řízení jednoho motoru mohou ostatní motory buď pokračovat v činnosti, nebo mohou -být zastaveny. Obvod umožňuje souvislé řízení v otevrené smyčce bez ztráty kroku i při vysokých kmitočtech krokování, neboť údaje z počítače jsou do obvodu dodávány v předstihu. Obvod sám rozhoduje, pokud nebylo počítačem zadáno' jinak, o tom, zda je třeba měnit otáčky krokového motoru skokem — rychlost menší než mezní, nebo zda je třeba měnit otáčky krokového motoru plynule. Obvod dovoluje nastavit požadovanou rychlost nárůstu nebo· poklesu rychlosti krokového, mbtoru propojkami. Tento obvod je univerzální a lze ho využít bez ohledu na typ motoru nebo počítače a lze jej obsluhovat jak|o ostatní periferní obvody počítače. Uvedený obvod pro připojení umožňuje využít standartní řídicí obvody a zesilovače dodávané výrobci krokových motorů. Jejich výstupem je pulsní signál, kde frekvence pulsů odpovídá požadované rychlosti otáčení motorů a pločet pulsů odpovídá požadovanému počtu kroků krokového motoru. Na dalším vodiči se přivádí signál směru otáčení.

Příklad zapojení o-bvodu podle vynálezu je na přiloženém výkrese.

K výstupní datové sběrnici 20 počítače jsou připojeny čtyři vyrovnávací paměti 1, 2, 3, 4. Druhý vstup první vyrovnávací paměti 1 je připojen na vodič 21 prvního budicího signálu řídicí sběrnice a její výstupy jsou po řadě spojeny s prvním, druhým, třetím a čtvrtým klopným obvodem 10, 11, 12 a 13. Druhá vyrovnávací paměť 2 má výstup spojen s jedním vstupem čítače 5 kroků. Výstup čítače 5 kroků je připojen ke vstupní datové sběrnici 30. Druhý vstup čítače 5 kroků 5 je spojen s vodičem 22 druhého· budicího signálu řídicí sběrnice, třetí vstup s vodičem 23 signálu přerušení řídicí sběrnice, který je zároveň připojen na první vstup prvního logického obvodu 15. Druhý vstup tohoto· prvního logického obvodu 15 je připojen na vodič 24 spouštěcího signálu řídicí sběrnice, první jeho výstup je pak zároveň čtvrtým vstupem čítače 5 kroků a druhý výstup je spojen s druhými vstupy čtyř klopných obvodů 10, 11, 12 •a 13. Třetí vyrovnávací paměť 3 má druhý vstup připojen na vodič 25 třetího budicího signálu řídicí sběrnice a výstup má spojen s jedním vstupem čítače 6. Druhý vstup čítače 6 je spojen s prvním výstupem prvního logického obvodu 15 a výstup je připojen na jeden vstup komparátoru 9 a na jeden vstup generátoru 8 obdélníkových pulsů. Na druhý vstup generátoru 8 obdélníkových pulsů je připejen výstup čtvrtého klopného obvodu 13, na třetí vstup výstup z druhého logického členu 16 a na čtvrtý vstup výstup z třetího logického obvodu 17. První vstup druhého logického obvedu je spojen s jedním výstupem třetího klopného obvodu 12, jehož druhý výstup je spojen s prvním vstupem třetího logickéhioi obvodu 17. Druhé vstupy druhého a třetího logického obvodu jsou připojeny na výstup obvodu 14 konstanty nárůstu, jehož jeden vstup je spojen s výstupem prvního klopného obvodu 10, druhý vstup s výstupem generátoru 1 kHz a na třetím vstupu jsou nastavitelné propojky 19 pro určení rychlosti nárůstu frekvence. Výstup generátoru 8 obdélníkových pulsů je spojen s pátým vstupem čítače 5 kroků a se vstupem 26 obvodu řídicí logiky krokového motoru. Čtvrtá vyrovnávací paměť 4 má druhý vstup připojen na vodič 27 čtvrtého budicího signálu řídicí sběrnice a výstup má spojen s jedním vstupem registru 7. Druhý vstup registru 7 je spojen s druhým výstupem prvního logického •obvodu 15 a výstup je přes komparátor 9 spojen s prvním vstupem čtvrtého logického obvodu 18, jehož druhý vstup je spojen s třetím vstupem čtvrtého klopného obvodu 13 a vodičem 28 nastavovacího signálu řídicí sběrnice a výstup je spojen s třetím vstupem prvního· klopného obvodu

10.

Základem univerzálního obvodu připojení je generátor 8 obdélníkových pulsů pr(o řízení rychlosti otáčení krokového motoru, jehož frekvence je nastavitelná binárním číslem. Binární číslo na vstup generátoru 8 obdélníkových pulsů je přiváděno z čítače

6. Tento čítač 6 slouží k realizaci plynulého lineárního nárůstu nebo poklesu frekvence generátoru 8 obdélníklových pulsů podle tohloí, jestli čítá vpřed nebo vzad. Též je tento· čítač 6 využíván jako registr generátoru 8 obdélníkových pulsů, pokud má tento dávat konstantní frekvenci. Tento registr v čítači 6 lze naplnit z třetí vyrovnávací paměti 3. Pokud čítač 6 čítá, tedy realizuje se nárůst či pokles frekvence generátoru 8 obdélníkových pulsů, je nutné jej na určité, předem nastavené hodnotě, zastavit. Toto se provádí pomocí číslicového kemparátoru 9, který srovnává hodnotu čísla na výstupu čítače 6 s číslem uloženým v registru 7. Registr 7 je plněn ze čtvrté vyrovnávací paměti 4 a jeho hodnota udává velikost konstantní frekvence generátoru 8 obdélníkových pulsů. V okamžiku rovnosti čísla na výstupu čítače 6 a registru 7 vydá komparátor 9 puls, kterým se vynuluje první klopný obviod 10 a ten zastaví příchod pulsů do čítače 6 z obvodu 14 konstanty nárůstu. První klopný obvod 10 lze též nastavovat z první vyrovnávací paměti 1, která je připojena na výstupní datovou sběrnici 20 počítače a příchodu prvního budicího s’gnálu se odečte údaj na výstupní datové sběrnici 20 a tím umožní změnu frekvence generátoru 8. Podle nastavení nastavitelných propojek 19 v obvodu 14 konstainty nárůstu se z generátoru frekvence 1 kHz odvozují pulsy na výstupu s nastavenou periodou, které se sčítají v čítači 6. Tím se realizuje různě rychlá časově lineární změna frekvence generátoru 8. To, zda se tyto pulsy čítají vpřed nebo vzad, je rozhodováno třetím klopným obvodem 12, jež je plněn z první vyrovnávací paměti 1. Druhý klopný obvod 11 je opět nastavován z první vyrovnávací paměti a určuje směr otáčení krokového motoru. Výstup tohoto¹ druhého klopného obvodu 11 je přímto připojen nia řídicí logiku krokového motoru a určuje směr otáčení krokového motoru. Čtvrtý klopný obvod 13 je též plněn z první vyrovnávací paměti 1 a spouští se jím nebo zastavuje generátor 8 obdélníkových pulsů. Pulsy z tohoto· generátoru 8 obdélníkových pulsů jsou vedeny přímo na řídicí logiku krokového motoiru a zároveň jsou čítány v čítači 5 kroků. Tento čítač 5 kroků se předvoluje z druhé vyrovnávací paměti 2i a poitom se od této předvolené hodnoty odčítají pulsy generátoru 8 obdélníklových pulsů. Při vynulování tohoto čítače 5 kroků se vyšle puls na vstupní datovou sběrnici 30 počítače. Počítač provede přenesení údajů z první vyrovnávací paměti 1 na čtyři klopné obvody 10, 11, 12 a 13, z druhé vyrovnávací paměti 2 do čítače 5 krbků, ze třetí vyrovnávací paměti 3 db čítače 6 a ze čtvrté vyrovnávací paměti 4 do registru 7. Počítač začne počítat potřebná data pr,o následující úsek křížení kroko-vého motoru a plnit jimi přes výstupní instrukce — první až čtvrtý budicí signál na vodičích 21, 22, 25, 27 z řídicí sběrnice — čtyři vyrovnávací paměti 1, 2, 3, 4. Pokud je potřeba přečíst obsah čítače 5 kroků zpět do počítače, provede se to vstupní instrukcí na vodní 27 čtvrtého budicího signálu řídicí sběrnice. Dalším signálem, využívaným v tomto obvodu, je nastavován signál na vodiči 28, kterým se provádí počáteční nastavení celého obvodu připojení krokového motoru. Po zapnutí napájecího' zdroje je generován po určitou dobu tento signál, který je obvykle k dispozici na řídicí sběrnici počítače a pomocí něho· se uvádí do výchozího stavu generátor 8 obdélníkových pulsů a obvod 14 konstanty nárůstu.

Zahájení řízení krokového motoru, tedy jeho spuštění, se provede spouštěcím signálem ,ma vodiči 24, přivedeným z počítače. Tento provede přenesení obsahů čtyř vyrovnávacích pamětí 1, 2, 3, 4 do skupeny obvodů připojení, tedy d'o čtyřech klopných obvodů 10, 11, 12, 13, do čítače 5 kdoků, do čítače 6 a dio registru 7 a podle hodnoty řídicího slova zahájí příslušnou činnost krokového· motoru. Dále je knoiktový mlotor v jednotlivých úsecích, daných počtem kroků, řízen až do okamžiku, kdy je z vyrovnávacích pamětí po· přerušení přečteno· řídicí slovo, jež krokový motor zastaví. Spouštěcí signál na vodiči 24 může být přiveden z řídicí sběrnice počítače nebo, může jít o jeden bit řídicího slova skupiny obvodů připojení krokových motorů, čímž se provádí současně spouštění více řízených krokových mOtorů.

Claims (1)

1. .PŘEDMĚT

   Obvod pro připojení krokových motorů k počítači vyznačující se tím, že k výstupní datové sběrnici (20) počítače jsou připojeny čtyři vyrovnávací paměti (1, 2, 3, 4), kde první vyrovnávací paměť (.1), jejíž druhý vstup je připojen na vodič (21) prvního· budicího signálu řídicí sběrn^:ce počítače, má čtyři výstupy po řadě připojeny vždy na jeden ze vstupů prvního, druhého, třetího a čtvrtého· klopného obvodu (10, 11, 12, 13], druhá vyrovnávací paměť (2) má výstup připojen na jeden ze vstupů čítače (5) kroků, jehož výstup je připojen ke vstupní datové sběrnici (30), jehož druhý vstup je připojen na v|odič (22) druhého· budicího· signálu řídicí sběrnice počítače, třetí vstup je připojen na vodič (23) signálu přerušení řídicí sběrnice počítače, který je zároveň připojen na jeden vstup prvního logického· obvodu (15), na jehož druhý vstup je připojen vodič (24) spouštěcího signálu řídicí sběrnice počítače kde první výstup prvního· logického obvodu (15) je zároveň čtvrtým vstupem čítače (5) kroků a druhý jeho výstup je spojen s druhými vstupy prvního až čtvrtého· klopného obvodu (10, 11, 12, 13), třetí vyrovnávací piaměť (3), na jejíž druhý vstup je připojen vodič (25) třetího budicího signálu řídicí sběrnice počítače, má výstup spojen s jedním vstupem čítače (6), jehož druhý vstup je spojen s prvním výstupem prvního logického obvo·du (15) a výstup tohoto čítače (6) je připojen jednak na jeden vstup komparátoru (9) a jednak na jeden vstup generátoru (8) obdélníkových pulsů, ,na jehož druhý vstup je připojen výstup čtvrtého klopného obvlo·-