CS251157B1 - Rastrovací videosynchronní systém obrazového procesoru - Google Patents
Rastrovací videosynchronní systém obrazového procesoru Download PDFInfo
- Publication number
- CS251157B1 CS251157B1 CS847911A CS791184A CS251157B1 CS 251157 B1 CS251157 B1 CS 251157B1 CS 847911 A CS847911 A CS 847911A CS 791184 A CS791184 A CS 791184A CS 251157 B1 CS251157 B1 CS 251157B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- counter
- block
- input
- output
- constant
- Prior art date
Links
Landscapes
- Image Processing (AREA)
Abstract
Podstata rastrovacího videosynchronního
systému obrazového procesoru spočívá
v generování základního opěrného mřížového
rastru pomocí stavu výstupu představitelného
čítače ve smyčce frekvenčněfázového
závěsu, která zajištuje konstantní
počel? bodů a jejich rozložení v horizontálním
směru nezávisle na kolísáni
horizontálního synchronizačního kmitočtu
a parametrů součástek, ze kterých je sestaven.
Navazující nerovností blokovatelný
čítač, čítající od určité předvolítelné
hodnoty každý n-tý impulz až do jejich
počtu m, generuje horizontální část adresního
pole obrazové výseče definované
na pozadí základního opěrného rastru,
s uvnitř proměnnou hrubostí, s předvolitelnou
velikosti a polohou, s adresami
vztaženými k počátku této výseče.
Struktura čítačů se opakuje ve vertikální
části rastrovacího systému.
Description
Vynález se týká rastrovacího videosynchronního systému obrazového procesoru.
Dosud známé rastrovací systémy obrazových procesorů, které slouží k digitálnímu zpracování obrazové informace z televizních a jiných snímacích kamer, jsou vzhledem k rozkladovému systému těchto kamer asynchronní a nemají možnost funkce plošné elektronické lupy v reálném čase. Nevýhodou je nutnost nuceně synchronizovat kamery, což u některých zhoršuje geometrickou přesnost, nemožnost se napojit na nadřazený televizní okruh, který nelze externě synchronizovat. Nevýhodou je nemožnost využít vlastnosti elektronické lupy v reálném čase k urychlení získání potřebných parametrů z obrazové informace v krátkém čase v dynamických scénách a s použitím malé výpočetní techniky.
Uvedené nedostatky odstraňuje rastrovací videosynchronní systém obrazového procesoru podle vynálezu. Jeho podstata spočívá v tom, že sestává z napěíovš řízeného oscilátoru, jehož vstup je prostřednictvím filtru připojen na výstup frekvenčně fázového detektoru a na jehož výstup je napojen hodinový vstup prvního nerovností blokovatelného čítače. Na jeho porovnávací vstupy je připojen výstup stavem výstupu představitelného čítače a první blok předvolítelné konstanty j a na jeho řídicí vstupy jsou připojeny druhý blok předvolítelné konstanty n a třetí blok předvolitelné konstanty m. Ke stavem výstupu představitelnému čítači je připojen samostatný blok představené konstanty hl a výstup stavem výstupu představitelného čítače je přes přívod přechodového impulsu i napojen na jeden ze vstupů frekvenčně fázového detektoru. Na druhý vstup frekvenč251 157
- 2 ně fázového detektoru je připojen první základní přívod horizontálně synchronizačních impulsů. Na výstup stavem výstupu představitelného čítače je připojen nulovací vstup prvního nerovností blokovátelného čítače, hodinový vstup představitelného čítače a vstup druhého nerovností blokovatelného čítače. Na jeho porovnávací vstupy je připojen čtvrtý blok předvolitelné konstanty k a výstup představitelného čítače a na jeho řídící vstupy jsou připojeny pátý blok předvolítelné konstanty n'a šestý blok předvolitelné konstanty m'a na jeho nulovací vstup je napojen druhý základní přívod vertikálně synchronizačních impulsů. Druhý základní přívod vertikálně synchronizačního impulsu je připojen také na nastavovací vstup představitelného čítače a výstupy prvního nerovností blokovatelného čítače a druhého nerovností blokovatelného čítače jsou napojeny do adresního pole paměti.
Zvláště je výhodné, když první nerovností blokovatelný čítač a druhý nerovností blokovatelný čítač jsou zařazeny paralelně se společným ovládáním hodinových a nulovacích vstupů.
Hlavní výhodou rastrovacího videosynchronního systému obrazového procesoru podle vynálezu je vytvoření obrazové výseče, tvořící plošnou elektronickou lupu pracující v reálném čase technickýnú prostředky, s přepočtem adresního pole paměti vzhledem k počátku obrazové výseče a s přesně definovanými parametry, synchronní na vstupní úplný obrazový signál, bez vlivu kolísání horizontálního synchronizačního kmitočtu i parametrů součástek obvodů, umožňující aplikovat metodu dvou kroků pro identifikaci izolovaných předmětů se značnou redukcí datového souboru, segmentaci obrazu s různou hrubostí mřížového rastru, posuv etalonu nad reálnou obrazovou scénou, zmenšení, zvětšení či mozaikové znásobení obrazové výseče v re žirnu zpětného zobrazení a výstavbu paralelních architektur.
Vynález a jeho účinky jsou blíže vysvětleny v popise příkladu jeho provedení podle přiloženého výkresu, kde obr. 1 znázorňuje schematicky příklad celkového zapojení rastrovacího videosynchronního systému obrazového procesoru podle vyné- 5 251 157 lezu. Na obr. 2 je znázorněn schematicky příklad provedení stavem výstupu přestavitelného čítače u rastrovacího videosynchronního systému obrazového procesoru podle vynálezu. Na obr·. 5 je znázorněn příklad schematického provedení prvního nerovností blokovatelného čítače a identického druhého nerovností blokovatelného čítače u rastrovacího videosynchronního systému obrazového procesoru podle vynálezu.
Rastrovací videosynchronní systém obrazového procesoru se sestává z napěiově řízeného oscilátoru 2» jehož vstup je prostřednictvím filtru 2 připojen na výstup frekvenčně fázového detektoru 1 a na jehož výstup je napojen hodinový vstup stavem výstupu představitelného čítače 4 a také hodinový vstup prvního nerovností blokovatelného čítače 2» η® jehož porovnávací vstup je připojen výstup stavem výstupu představitelného čítače 4 a první blok 21 představitelné konstanty j a na jehož řídicí vstupy jsou připojeny druhý blok 22 představitelné konstanty n a třetí blok 25 představitelné konstanty m, a ke stavem výstupu představitelnému čítači 4 je připojen samostatný blok 51 představené konstanty hl a výstup 52 stavem výstupu představitelného čítače £ je přes přívod 55 přechodového impulzu napojen na jeden ze vstupů frekvenčně fázového detektoru 1, na jehož druhý vstup je připojen první základní přívod 24. horizontálně synchronizačních impulzů, přičemž na výstup 52 stavem výstupu představitelného čítače 4 je připojen nulovací vstup prvního nerovností blokovatelného čítače 2, hodinové vstupy představitelného Čítače 6 a vstup druhého nerovností blokovatelného čítače 7, na jehož porovnávací vstupy je připojen čtvrtý blok 24 předvolítelné konstanty k a výstup představitelného čítače 6 a na jehož řídicí vstupy jsou připojeny pátý blok 25 předvolítelné konstanty nza šestý blok 26 předvolítelné konstanty m'a na jehož nulovací vstup je napojen druhý základní přívod 55 vertikálně synchronizačních impulzů, který je připojen také na nastavovací vstup ředstavitelného čítače 6 a výstupy prvního nerovností blokovatelného čítače 2 ® druhého nerovností blokovatelného čítače 7 jsou napojeny do adresního pole paměti 8. U rastrovacího videosyn- 4 251 157 chronního systému mohou být první nerovností blokovatelný čítač 2 a druhý nerovností blokovatelný čítač 2 řazeny paralelně se společným ovládáním hodinových a nulovacích vstupů. Na třetí základní přívod 58 úplného obrazového signálu je napojen separátor synchronizačních impulzů £ a analogově-digitélní převodník IQ. Na vstupy obvodu řízení zápisu Í1 směřují výstupy napětově řízeného oscilátoru 2» prvního nerovností blokovatelného čítače 2» druhého nerovností blokovatelného čítače 2 a přívod 33, přičemž jeho výstup je napojen na vstup pro řízení zápisu paměti 8. Podle obr. 2 je stavem výstupu předvolítelný čítač 4 například tvořen binárním představitelným čítačem £1, na jehož výstup je také připojen kómparátor 42, na jehož druhý vstup je napojen blok 45 představitelné konstanty h2. Podle obr. 3 je první nerovností blokovatelný čítač 2 například tvořen binárním čítačem 24» na jehož hodinový vstup směřuje výstup selektoru 22» jehož řídicí vstup je ovládán výstupem klopného obvodu 52, na jehož nulovací vstup je připojen výstup multiplexeru 22 a nastavovací vstup je připojen na výstup komparátoru 51» Výstupy binárního čítače 24 směřují na vstupy multiplexeru 22· Zcela totožně může být proveden i druhý nerovností blokovatelný čítač 2·
Nejjemnější rastr v horizontálním směru generuje stavem výstupu představitelný čítač 4 ve smyčce fázového závěsu, který dělí kmitočet napěíově řízeného oscilátoru 2» dolaďovaného výstupem frekvenčně-fázového detektoru 1 přes filtr 2. Prekvenčně-fázový detektor 1 pak porovnává signál na prvním základním přívodu 34 horizontálně synchronizačních impulzů s přechodovým impulzem na přívodu 32» který vzniká při mžikovém přechodu stavem výstupu představitelného Čítače z výstupního stavu daného předvolitelnou konstantou h2 na představenou hodnotu hl, jejíž velikost určuje 31» Tím, že přechodový impulz je frekvenčně i fázově srovnáván smyčkou fázového závěsu, je počet bodů mřížového rastru a jejich rozložení v horizontálním směru vždy totožné bez ohledu na případné frekvenční či fázové kolísání signálu na prvním základním přívodu 24 horizontálně synchronizačních impulzů nebo vlivu dlouhodobé
- 5 231 137 stability napěíově řízeného oscilátoru g, Počet a rozložení bodů v horizontálním směru je dán volbou představitelných konstant hl a h2. Výstupy stavem výstupu předvolitelného čítače 4 pak určují adresy jednotlivých bodů v nejjemnějším rastru, který je opěrným pro funkci elektronické lupy v reálném čase. První nerovností blokovatelný čítač 5 čítá každý n-tý impulz napěíově řízeného oscilátoru g až do celkového počtu m načítaných impulzů, přičemž počátek čítání určuje předvolitelná konstanta j. Velikosti předvolitelných konstant j, m, n na porovnávacím a řídících vstupech prvního nerovností blokovatelného čítače g lze měnit v prvním bloku 21 předvolitelné konstanty j, druhém bloku 22 předvolitelné konstanty n a v třetím bloku 23 předvolitelné konstanty m. Tím je dosaženo, Že na nejjemnějším opěrném základním rastru s body adresně pojmenovanými pomocí stavem výstupu představitelného čítače 4 se pohybuje různě velké úseč s vnitřními body totožnými se základním opěrným rastrem jen v každém jeho n-tém bodě. Ve vertikální větvi představitelný čítač 6 čítá přechodové impulzy na přívodě 55 totožné se signálem na prvním základním přívodu 54 horizontálně synchronizačních impulzů v synchronním stavu fázového závěsu a generuje opěrný základní rastr ve vertikálním směru, u něhož rozteč je dána horizontálním kmitočtem. Druhý nerovností blokovatelný čítač 7i funkčně shodný s prvním nerovností blokovatelným čítačem gt pak čítá každý n-tý impulz do stavu m,z a to od impulzu představujícího k-tý bod základního opěrného rastru. Na pozadí základního opěrného rastru, v horizontálním směru fázově stabilizovanému vzhledem k horizontálním synchronizačním impulzům, se pohybuje obrazová výseč, jejíž poloha je určena představitelnými konstantami j, k, velikost a různá hrubost rastru v této výseči vzhledem k základnímu opěrnému rastru je určena předvolítelnými konstantami m, m'a n, n.' Výstupy prvního nerovností blokovatelného čítače g a druhého nerovností blokovatelného čítače 7 tvoří přímo adresy obrazové paměti 8, která zapisuje.body obrazové výseče a adresní prostor této paměti je reloKovén k souřadnicím počátku obrazové výseče j, k, jejichž vztah k základnímu opěrnému rastru je plně defi251 157 novén. Příklad provedení stavem výstupu představitelného čítače 4 běžnými logickými obvody je na obr. 2, kde binární před stavitelný čítač 41 je představován na hodnotu hl v okamžiku, když komparátor 42 generuje shodu jeho výstupního stavu s před volenou konstantou h2. Příklad provedení prvního nerovností blokovatelného čítače 2 a shodného druhého nerovností biokovatelného čítače 7 je na obr. 3. Signál z napěťově řízeného oscilátoru 2. je veden na hodinový vstup se lektoru 53, který dle údajů na řídícím vstupu propouští jen každý n-tý impuls po odblokování stavem výstupu klopného obvodu 52, jehož první změna nastává při generování shody údajů na vstupech komparátoru 51 a druhá jeho vynulováním stavem výstupu multiplexeru 55, který nastává načítáním m impulsů binárním čítačem 54« Nulování prvního nerovností blokovatelného čítače 2 je možné například přechodovým impulsem na přívodu 22» nulování druhého nerovností blokovatelného čítače 7 signálem na druhém základním přívodu 35 vertikálně synchronizačních impulsů. Separátor synchronizačních impulsů £ odděluje z úplného obrazového signálu v horizontálně a vertikálně synchronizační impulsy. Obvod řízení zápisu 11 generuje zápisové řídicí impulsy pro paměť 8. Při zpětné reprodukci obsahu obrazové paměti 8 lze změnou hodnot v druhém bloku 22 předvolítělně konstanty n, v třetím bloku 23 předvolitelné konstanty m, v pátém bloku 25 předvolitelné konstanty n,' v šestém bloku 26 předvolitelné konstanty m'dosáhnout zmenšení, zvětšení obrazové výseče nebo i její mozaikové znásobení, změnou hodnot v prvním bloku 21 předvolitelné konstanty j a čtvrtém bloku 24 předvolitelné konstanty k lze obrazovou výsečí posouvat nad reálným obrazem, čehož lze využít k posuvu etalonu technickými prostředky v některých extrakčních procedurách. Výseč sjproměnnými parametry umožňuje realizovat elektronickou lupu v reálném čase a aplikovat metodu dvou kroků na identifikaci izolovaného předmětu tak, že je nejprve poloha celého obrazu sejmuta v hrubém rastru a po hrubé lokalizaci je týž předmět sejmut podruhé obrazovou výsečí jen s velikostí nezbytně nutnou pro úplné zachycení předmětu a v jemnějším rastru. Metodou dvou kroků s využitím elektronické lupy je značně redukován datový soubor nezbytný k jeho identifikaci vzhledem k datovému
- 7 251 157 souboru reprezentujícímu snímek v celé ploše a nejjemnějším rastru se stejným efektem, což vícenásobně redukuje výpočetní dobu procesoru provádějícího filtrační a extrakční procedury. Elektronická lupa pracuje v reálném čase jen technickými, nikoliv programovými prostředky. Paralelní řazení prvních nerovností blokovatelných čítačů 2 a druhých nerovností blokovatelných čítačů 7 se společnými hodinovými a nulovacími vstupy umožňuje vytvořit paralelní architekturu několika nezávislých obrazových výsečí.
Rastrovací videosynchronní systém obrazového procesoru podle vynálezu dociluje značnou redukci datového souboru při' identifikaci a rozpoznávání izolovaných předmětů metodou dvou kroků ve srovnání s týmž efektem z celosnímkového obrazu, a tím vytváří podmínky k extrakci požadovaných údajů z optické informace v krátkém čase i při využití malé výpočetní techniky na bázi mikropočítačů, což přináší značné ekonomické úspory. To umožňuje využívat vizuální kanál i v dynamických scénách, v robotíce jako zrakové čidlo montážního nebo svařovacího robota, robota v interakci s běžícím pásem, v pružných výrobních systémech na vizuální vstupní, výstupní i mezioperační kontrolu a bezdotykové měření rozměrů, v dopravě a dálkovém průzkumu k identifikaci pohybujících se objektů. U čtecího robota umožňuje automatizované zpracování alfanumerických i grafických textů, přičemž elektronická lupa v druhém kroku běží po jednotlivých řádcích. Aplikace jsou možné ve všech oborech, kde jsou zvýšené požadavky na zkrácenou dobu získání požadovaných informací ze zrakového kanálu realizovaného kamerou, obrazovým procesorem a mikropočítačem. Možnost paralelní struktury umožňuje snadné vytvoření multimikroproceBorových systémů.
251 157
PŘEDMĚT VYNÁLEZU
Claims (2)
- PŘEDMĚT VYNÁLEZU1. Rastrovací videosynchronní systém obrazového procesoru,vyznačující se tím, že napělově řízeného oscilátoru /3/, je prostřednictvím filtru /2/ připojen na výstup frekvenčně fázového detektoru /1/ a na jehož výstup je napojen hodinový vstup prvního nerovností blokovatelného čítače /5/, na jehož porovnávací vstupy je připojen výstup stavem výstupu představitelného čítače /4/ a první blok /21/ předvolitelné konstanty j a na jehož řídící vstupy jsou připojeny druhý blok /22/ předvolitelné konstanty n a třetí blok /23/ předvolitelné konstanty m a ke stavem výstupu představitelnému čítači /4/ je připojen samostatný blok /31/ představené konstanty hl a výstup /52/ stavem výstupu představitelného čítače /4/ je přes přívod /35/ přechodového impulsu i napojen na jeden ze vstupů frekvenčně fázového detektoru /1/, na jehož druhý vstup je připojen první základní přívod /54/ horizontálně synchronizačních impulsů, přičemž na výstup /52/ stavem výstupu představitelného čítače /4/ je připojen nulovací vstup prvního nerovností blokovatelného čítače /5/, hodinový vstup představitelného čítače /6/ a vstup druhého nerovností blokovatelného čítače /7/, na jehož porovnávací vstupy je připojen čtvrtý blok /24/ předvolitelné konstanty k a výstup představitelného čítače /6/ a na jehož řídící vstupy jsou připojeny pátý blok /25/ předvolitelné konstanty n'a šestý blok /26/ předvolitelné konstanty m'a na jehož nulovací vstup je napojen druhý základní přívod /55/ vertikálně synchronizačních impulsů, který je připojen také na nastavovací vstup představitelného čítače /6/ a výstupy prvního nerovností blokovatelného čítače /5/ a druhého nerovností blokovatelného čítače /7/ jsou napojeny do adresního pole paměti /8/.
- 2. Rastrovací videosynchronní systém podle bodu 1, vyznačující se tím, že první nerovností blokovatelný čítač /5/ a druhý nerovností blokovatelný čítač /7/ jsou zařazeny paralelně se Společným ovládáním hodinových a nnlovacích vstupů.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS847911A CS251157B1 (cs) | 1984-10-18 | 1984-10-18 | Rastrovací videosynchronní systém obrazového procesoru |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS847911A CS251157B1 (cs) | 1984-10-18 | 1984-10-18 | Rastrovací videosynchronní systém obrazového procesoru |
Publications (2)
Publication Number | Publication Date |
---|---|
CS791184A1 CS791184A1 (en) | 1986-11-13 |
CS251157B1 true CS251157B1 (cs) | 1987-06-11 |
Family
ID=5429053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS847911A CS251157B1 (cs) | 1984-10-18 | 1984-10-18 | Rastrovací videosynchronní systém obrazového procesoru |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS251157B1 (cs) |
-
1984
- 1984-10-18 CS CS847911A patent/CS251157B1/cs unknown
Also Published As
Publication number | Publication date |
---|---|
CS791184A1 (en) | 1986-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5151609A (en) | Method of detecting solid shape of object with autofocusing and image detection at each focus level | |
EP0389124A2 (en) | Adaptive thresholding technique | |
DE69721049T2 (de) | Verfahren und vorrichtung zur unterstützung der variablen abtastrate bei der datendekodierung in der vertikalen abtastlücke | |
CN1727983B (zh) | 选通脉冲照明 | |
US4829374A (en) | Surface inspection apparatus | |
DE19914986B4 (de) | Vorrichtung zum Verzögern eines Taktsignals | |
DE69600881T2 (de) | Verfahren und system zur aufnahme digitaler kamerabilder | |
GB2110449A (en) | Device for the dynamic adjustment of a black/white discrimination threshold for the processing of images containing grey values | |
EP2134082A1 (en) | Image synthesizing method and image synthesizing system | |
CN1056388A (zh) | 视频信号的奇数/偶数场检测器 | |
DE69405634T2 (de) | Vorrichtung und Verfahren zur Takterzeugung für eine Anzeigevorrichtung | |
DE2926643A1 (de) | Optische lese-schreibanordnung mit elektronisch veraenderlicher bildgroesse | |
DE19846856A1 (de) | Scanner für doppelseitige Vorlagen zum gleichzeitigen Verarbeiten einer Vielzahl von Bildern unter Verwendung eines einzelnen Datenkanals | |
US4972273A (en) | High speed, high resolution image processing system | |
US4725887A (en) | Method of and apparatus for processing video signals | |
WO1996017468A1 (en) | Method and apparatus for image overlap processing | |
DE60119841T2 (de) | Jitterdetektionsvorrichtung und Phasenregelschleife unter Verwendung des erfassten Jitters | |
DE19637943C2 (de) | Phasenzittern eines Erfassungstaktes unter Verwendung einer Verzögerungsverriegelungsschleife | |
CS251157B1 (cs) | Rastrovací videosynchronní systém obrazového procesoru | |
DE19637942C2 (de) | Phasenzittern eines Erfassungstaktes unter Verwendung einer Phasenverriegelungsschleife | |
DE19912514A1 (de) | Halbleiterprüfsystem | |
CN1070011C (zh) | 平均亮度电平检测装置及其宽高比自动识别装置 | |
DE3415685C2 (cs) | ||
WO1992003886A1 (en) | Method and apparatus for locating perforation | |
US6160589A (en) | Video frame detector readily adaptable to video signal formats without manual programming and method for same |