CS249574B1

CS249574B1 - Connection of controlled multichannel evaluation unit

Info

Publication number: CS249574B1
Application number: CS848489A
Authority: CS
Inventors: Frantisek Hruska; Josef Kovar; Zdenek Danek; Dimitrij Zikos; Jaroslav Plachy; Jan Vecera
Original assignee: Frantisek Hruska; Josef Kovar; Zdenek Danek; Dimitrij Zikos; Jaroslav Plachy; Jan Vecera
Priority date: 1984-11-08
Filing date: 1984-11-08
Publication date: 1987-04-16
Also published as: CS848984A1

Abstract

Řešení se týká zapojení mnohokanálové vyhodnocovací jednotky pro přírůstkové zpracování impulzních signálů k vyhodnocovaní měřených veličin. Účelem řešení je odstranit složitost a náročnost při spojení s řídicími počítači. Účelu se dosáhne zapojením vodičů (1), (2) až (n) vedoucích upravené signály od impulzních snímačů na první výstupy (21.1, 22.1 až 2n) číslicových čítačů (21, 22 až 2n). Jejich řízení se uskutečňuje přes vstupy (21.1, 22.1 až 2n.l). Výstupy jsou přivedeny na první vstupy číslicových přepínačů (31, 32 až 3n). Výstupy 310« 320, 3n0) z těchto číslicových přepínačů jsou paralelně spojeny na sběrnicové vedeni (9)· Řídicí logický obvod (5) má na svých vstupech (5·11» 5.12, 5.13) připojeny v uvedeném pořadí datové sběrnicové výstupní vedení (6), výstup dekodéru (4) adresy na jehož vstup (4.1) je zapojeno adresové sběrnicové vedení (7) a řídicí sběrnicové vedení (8). Výstupy (5,1, 5·2 až 5n) z řídicího logického obvodu ζ5) jsou spojeny s druhými vstupy číslicových přepínačů (31, 32 až 3n).The solution concerns the connection of a multi-channel evaluation unit for incremental processing of pulse signals for the evaluation of measured quantities. The purpose of the solution is to eliminate the complexity and complexity of connection with control computers. The purpose is achieved by connecting wires (1), (2) to (n) leading the modified signals from the pulse sensors to the first outputs (21.1, 22.1 to 2n) of digital counters (21, 22 to 2n). Their control is carried out via inputs (21.1, 22.1 to 2n.l). The outputs are connected to the first inputs of digital switches (31, 32 to 3n). The outputs 310« 320, 3n0) of these digital switches are connected in parallel to the bus line (9). The control logic circuit (5) has on its inputs (5·11» 5.12, 5.13) connected in the order indicated the data bus output line (6), the output of the address decoder (4) to whose input (4.1) the address bus line (7) is connected, and the control bus line (8). The outputs (5.1, 5·2 to 5n) of the control logic circuit (ζ5) are connected to the second inputs of the digital switches (31, 32 to 3n).

Description

Vynález se týká zapojení mnohakanálové vyhodnocovací jednotky pro přírůstková zpracování impulsních signálů zejména pro vyhodnocování polohy úhlu a rychlosti otáčení, počtu otáčení, rychlostních a délkových parametrů posuvu, přítoku a množství objemových veličin, výkonů, příkonů a spotřeby.The invention relates to the connection of a multi-channel evaluation unit for incremental processing of pulse signals, in particular for evaluating the position of the angle and speed of rotation, the number of rotations, speed and length parameters of feed, inflow and quantity.

Při vyhodnocování impulsních signálů u měření elektrických a technologických veličin se s výhodou uplatňují metody přírůstkového zpracování. Impulsní signály mají frekvenci úměrnou rychlosti otáčení, počtu otáčení, posuvu, průtoku objemových veličin, výkonů, příkonů, okamžité spotřeby a počet jejich změn je úměrný poloze, úhlu otáčení, délkovým parametrům posuvu, množství objemových veličin nebo spotřeby. Zdrojem signálů jsou řůzné typy impulsních snímačů. Nejčastěji se používají snímače s principem fotoelektrickým, dále induktivním nebo pneumatickým se snímáním dotykovým nebo bezdotykovým.Incremental processing methods are advantageously used in the evaluation of pulse signals in the measurement of electrical and technological quantities. The pulse signals have a frequency proportional to the rotational speed, the number of rotations, the displacement, the flow rate of volumetric quantities, powers, power inputs, instantaneous consumption, and the number of changes is proportional to position, angle of rotation, displacement length parameters. The source of signals are various types of pulse sensors. The most commonly used sensors are photoelectric, inductive or pneumatic sensors with touch or non-contact sensing.

Přírůstková zpracování impulsních signálů na elektrické nebo technologické veličiny se provádí buž v jednotkách číslicových čítačů nebo v systémech vstupních stran řídících počítačů.Incremental processing of pulse signals into electrical or technological quantities is performed either in digital counter units or in the input side systems of control computers.

Všechna tato dosavadní známá zapojení se vyznačují ovšem složitostí a některými omezeními. Složitost navíc roste při spojední jednotek Číslicových čítačů s řídícími počítači. Oddělená jednotka číslicových čítačů jednak obsahuje opakovaně mnoho obvodů nutných pro činnosti a řízení režimu a obsahuje složité a citlivé kabelové spojení. Způsob realizace dosavadních zapojení vyžaduje také výkonný samostatný napájecí zdroj a velký zástavný prostor. Velkým nedostatkem spojeným se složitostí je nespolehlivost a poruchovost, náročnost na servis a problematika zálohování napájení při výpadku sítě.However, all these prior art connections are characterized by complexity and some limitations. Moreover, the complexity increases when the Digital Counter units are connected to the control computers. On the one hand, the separate digital counter unit contains repeatedly many of the circuits necessary for operation and control of the mode and contains a complex and sensitive cable connection. The method of realization of existing connections also requires a powerful separate power supply and a large built-in space. The major drawbacks associated with complexity are unreliability and failure rates, service demands, and the issue of power backup in the event of a power failure.

249 574249 574

Vyhodnocování impulsních signálů přímo přes vstupní stranu řídících počítačů pomocí programovacích prostředků má značné omezení frekvenční a časové a dále omezení maximálního počtu možných připojení kanálů vstupních signálů.The evaluation of the pulse signals directly through the input side of the control computers by means of programming means has a considerable frequency and time limitation and furthermore a limitation of the maximum number of possible connections of the input signal channels.

Nedostatky dosud známých řešení odstraňuje zapojení řízené mnohakanálové vyhodnocovací jednotky pro přírůstková zpracování impulsních signálů zejména pro vyhodnocování polohy, úhlu a rychlosti otáčení, počtu otáčení, rychlosti a délkových parametrů posuvu pásových materiálů, objemu, okamžitých průtoků a množství, výkonů, příkonů, spotřeby a možností přímého zapojení na počítačo vé systémy.The drawbacks of the known solutions are eliminated by the connection of a controlled multichannel evaluation unit for incremental processing of pulse signals especially for the evaluation of position, angle and speed of rotation, number of rotations, speed and length parameters of web feed, volume, instantaneous flows and quantities, powers, power, consumption direct connection to computer systems.

Podstata vynálezu spočívá v takovém vnitřníra a vnějším zapojení řídicího logického obvodu, dekodéru adresy číslicových čítačů a číslicových přepínačů, že na první vstup řídicího logického obvodu je zapojeno datové sběrnicové výstupní vedení, na druhý vstup řídícího logického obvodu je zapojen výstup dekodéru adresy, na jehož vstup je napojeno adresové sběrnicové vedení, na třetí vstup řídícího logického obvodu je zapojeno řídicí sběrnicové vedení, přičemž první výstup řídicího logického obvodu je zapojen na druhý vstup prvního číslicového přepínače, druhý výstup řídícího logického obvodu je zapojen na druhý vstup druhého číslicového přepínače a n-tý výstup řídicího logického obvodu je zapojen na druhý výstup n-tého číslicového přepínače, přičemž první vstup prvního číslicového přepínače je spojen s výstupem prvního číslicového čítače, první vstup druhého číslicového přepínače je spojen s výstupem druhého číslicového čítače, první vstup n-tého číslicového přepínače je spojen s výstupem n-tého číslicového čítače, přičemž první číslicový čítač má na první vstup zapojen vodič impulsních signálů prvního měřeného kanálu a na druhý vstup prvního číslicového čítače je zapojen vodič řízení režimu číslicového čítače prvního kanálu, druhý číslicový čítač má na prvpí vstup zapojen vodič irapulzních signálů druhého měřeného kanálu a na druhý vstup druhého číslicového čítače je zapojen vodič řízení režimu číslicového čítače druhého kanáluSUMMARY OF THE INVENTION The internal and external connection of the control logic circuit, the address decoder of the digital counters and the digital switches is such that a data bus output line is connected to the first input of the control logic circuit. the address bus line is connected, the control bus line is connected to the third input of the control logic circuit, the first output of the control logic circuit is connected to the second input of the first digital switch, the second output of the control logic circuit is connected to the second input of the second digital switch the output of the control logic circuit is connected to the second output of the n-th digital switch, the first input of the first digital switch being connected to the output of the first digital counter, the first input the second the first digital input is connected to the output of the second digital counter, the first input of the nth digital switch is connected to the output of the nth digital counter, the first digital counter having a pulse signal conductor of the first measured channel connected to the first input and a second digital counter input the first channel of the digital counter mode control wire is connected, the second digital counter has the second input channel's irapulse signal wire connected to the first input and the second channel digital counter mode control wire is connected to the second input of the second digital counter

249 S74 a n-tý číslicový čítač má na první vstup zapojen vodič impulsních signálů n-tého měřeného kanálu a na druhý vstup n-tého číslicového čítače je zapojen vodič pro řízení režimu n-tého číslicového čítače n-tého kanálu, přičemž výstupy z číslicových přepínačů jsou paralelně spojeny s datovým vstupním sběrnicovým vedením.249 S74 and the n-th digital counter have a n-th pulse signal conductor wire connected to the first input, and a n-th digital n-channel counter control wire connected to the second input of the n-th digital counter, with digital outputs The switches are connected in parallel to the data input bus line.

Zapojení umožňuje velkou integraci a tím se mnohonásobně sníží zástavný prostor. Mnohakanálová vyhodnocovací jednotka může být součástí počítače. Zálohové napájení z baterií při zapojení podle vynálezu je velmi jednoduše realizovatelné a zabezpečuje zachování dat nebo funkcí čítačů a při výpadku síťového napájení.The wiring enables great integration and thus the built-in space is much reduced. The multi-channel evaluation unit may be part of a computer. The battery back-up power supply according to the invention is very easy to implement and ensures the preservation of data or counter functions and in the event of a power failure.

Příklad konkrétního zapojení je schematicky nakresleni na obrázku.An example of a particular connection is schematically drawn in the figure.

Vstupní signály, vedené vodiči i, 2 až n od impulsních snímačů, jsou amplitudově a frekvenčně upravené na posloupnost elektrických impulsů v konkrétním příkladě na úroveň TTL logiky a vstupují na první vstupy obvodů číslicových čítačů. Vodič je zapojen na vstup 21.1 prvního číslicového čítače 21, vodič 2 je zapojen na vstup 22.1 druhého číslicového čítače 22 až vodič n je zapojen na vstup 2n»1 posledního číslicového čítače 2n. Obvody číslicových čítačů jsou v příkladném zapojení realizované integrovanými obvody číslicových čítačů CMOS s možností řízení režimu činností.The input signals, guided by wires 1, 2 to n of the pulse sensors, are amplitude and frequency-adjusted to a sequence of electrical pulses in a particular example to the TTL logic level and input to the first inputs of the digital counter circuits. The conductor is connected to the input 21.1 of the first digital counter 21, the conductor 2 is connected to the input 22.1 of the second digital counter 22 until the conductor n is connected to the input 2n »1 of the last digital counter 2n. The digital counter circuits are implemented in the exemplary circuitry by integrated CMOS digital counter circuits with the possibility to control the operation mode.

Řízení činnosti se uskutečňuje přes vedení 10.1, 10.2 až 10.n na odpovídajících vstupech 21.2, prvního číslicového čítače 21 druhého číslicového čítače 22 až 2n«2 posledního Číslicového čítače 2n.The operation is controlled via lines 10.1, 10.2 to 10.n at the corresponding inputs 21.2, the first digital counter 21 of the second digital counter 22 to 2n < 2 > of the last digital counter 2n.

Je možnost nastavovat režim čítači vpřed, vzad v kódu binárním nebo binárně dekadickém.It is possible to set the counter mode forward, reverse in binary or binary decimal code.

Výstupy číslicových čítačů jsou paralelně spojeny se vstupy číslicových přepínačů. Jednotlivé výstupy představují 12-ti bitové paralelní vedení pro každý vstupní signál. Výstup 21.3 z prvního číslicového čítače 21 je spojen se vstupem 31.1 prvního číslicového přepínače 31. Výstup 22.3 z druhého číslicového čítače 22The outputs of the digital counters are connected in parallel to the inputs of the digital switches. The individual outputs represent 12-bit parallel lines for each input signal. The output 21.3 of the first digital counter 21 is connected to the input 31.1 of the first digital switch 31. The output 22.3 of the second digital counter 22

-4 249 574 je spojen se vstupem 32,1 druhého číslicového přepínače 22, až na výstup 2n„3 z posledního číslicového čítače 2n je spojen se vstupem 3n.1 posledního číslicového přepínače 3n. Číslicové 12 bitové binární přepínače s otevřenými kolektorovými výstupy umožňující jejich paralelní spojení přímo na sběrnicové datové vedení které je součástí systému pro automatické pořizování informací a umožňuje další spojení s centrální jednotkou řídícího počítače.-4 249 574 is coupled to input 32.1 of second digital switch 22, except for output 2n "3 of the last digital counter 2n is coupled to input 3n.1 of the last digital switch 3n. Digital 12-bit binary switches with open collector outputs enabling their parallel connection directly to the bus data line, which is part of the automatic information acquisition system and allows further connection with the central unit of the control computer.

Vlastní řízení výběru číslicového přepínání se provádí výstupy 5.1. 5.2 až 5,n řídícího logického obvodu Výstup 5.1 je spojen se vstupem 31.2 prvního číslicového přepínače 31 a uvolňuje výstup z prvního číslicového čítače 21 na sběrnicové vedení j)· Výstup 5.2 je spojen se vstupem 32.2 druhého číslicového přepínače 32 a uvolňuje výstup z druhého číslicového čítače 22 na sběrnicové vedení ,9,.The actual control of the selection of digital switching is performed by outputs 5.1. 5.2 to 5, n of control logic Output 5.1 is coupled to input 31.2 of first digital switch 31 and releases output from first digital counter 21 to bus j) · Output 5.2 is coupled to input 32.2 of second digital switch 32 and releases output from second digital switch counters 22 for the bus line 9.

Obdobně až výstup 5.n je spojen se vstupem 3n.2 posledního číslicového přepínače 3n a uvolňuje výstup z posledního číslicového čítače 2n na sběrniciSimilarly, output 5.n is coupled to input 3n.2 of the last digital switch 3n and releases output from the last digital counter 2n on the bus

Výstupy 5.1. 5.2 až 5.n jsou vytvářeny v řídícím logickém obvodu J5 podle hodnot úrovně datového sběrnicového vedení 6 na vstupu 5.11. výstupu 4.2 dekodéru 4 adresy na vstupu 5.12 podle adresového sběrnicového vedení 2 ^na jeho vstupu 4.1 a řídicího sběrnicového vedení 8 na vstupu 5.13.Outputs 5.1. 5.2 to 5.n are generated in the control logic circuit J5 according to the values of the data bus level 6 at the input 5.11. output 4.2 of the address decoder 4 at input 5.12 according to the address bus line 2 ^at its input 4.1 and the control bus line 8 at the input 5.13.

Obvody řízené mnohakanálové vyhodnocovací jednotky podle vynálezu a příkladného zapojení jsou jako cplek vřazeny mezi snímače elektrických nebo techn£&í^ííPSř§£ičin a vstupní stranu řídicího počítače systému pro automatické, pořizování informací. Vstupní impulsní signály průběžně vstupují do číslicových čítačů a podle režimu jejich funkce se provádí jejich trvalé sečítání. V případě požadavku na informaci z číslicových čítačů provede řídící počítač vyslání čísla žádaného měřeného kanálu na výstupní datové sběrnicové vedení 6», údaje adresy pozice řízené mnohakanálové vyhodnocovací jednotky ve vstupní straně systémuThe circuits of the controlled multichannel evaluation unit according to the invention and the exemplary wiring are interposed as a screen between the electrical or technical sensors and the input side of the information management system of the system. Input pulse signals continuously enter the digital counters and according to the mode of their function they are permanently added. If information is requested from the digital counters, the control computer transmits the desired measurement channel number to the output data bus line 6, the address data of the position of the controlled multichannel evaluation unit in the input side of the system

249 574 na adresové sběrnicové vedení 2 ^a odpovídající řídicí signály na řídicí sběrnicové vedení 8. Po vyhodnocení těchto sběrnicových informací vydá řídicí logický obvod 2 odpovídající výstup 5.1. nebo 5.2 nebo 5,n na první číslicový přepínač 31 nebo druhý 32 nebo poslední 3n a uvolní odpovídající výstup prvního číslicového čítače 21 nebo druhého 22 nebo posledního 2n na datové vstupní sběrnicové vedení 9, Tento údaj je dále přijat do centrální jednotky a zpracován a představuje hodnotu měření elektrické nebo technologické veličiny.249 574 on the address bus line 2 ^{and the} corresponding control signals on the control bus line 8. After evaluating this bus information, the control logic 2 outputs the corresponding output 5.1. or 5.2 or 5, n to the first digital switch 31 or the second 32 or the last 3n and releases the corresponding output of the first digital counter 21 or the second 22 or the last 2n to the data input bus line 9. the measurement value of an electrical or technological quantity.

Claims

Involvement of controlled multichannel evaluation unit for incremental processing of pulse signals especially for evaluation of position, angle and speed of rotation, number of rotations of speed and length parameters of conveyance of volume materials and instantaneous flows, quantities, powers, wattages, consumption etc. directly connected to computer systems, comprising an address decoder, a control logic circuit, an input signal circuit, digital counters, digital switches and bus lines, characterized in that a data bus is connected to the first input (5.11) of the control logic circuit (5). output line (6), to the second input (5.12) of the control logic circuit (5) 'is connected output (4.2) of the address decoder (4), to the input (4.1) of which is connected the address bus line (7), to the third input ( 5.13) a control bus line (8) is connected, the first output (5.1) of the control logic circuit (5) being connected to the second input (31.2) of the first digital switch (31), the second output (5.2) of the control logic circuit (5) circuit (5) is connected to the second input (32.2) of the second digital switch (32), and the nth output (5.n) of the control logic circuit (5) is connected to the second tup (3n.2) of the nth digital switch (3n), the first input (31.1) of the first digital switch (31) being connected to the output (21.3) of the first digital counter (21), the first input (32.1) of the second digital switch (32) is connected to the output (22.3) of the second digital counter (22), the first input (3n.1) of the nth digital switch (3n) is connected to the output (2n.3) of the nth digital counter (2n), wherein the first digital counter (21) has a pulse signal conductor (1) of the first measured channel connected to the first input (21.1) and a first channel digital control mode conductor (10.1) is connected to the second input (21.2) of the first digital counter (21); wherein the second digital counter (22) has a pulse signal conductor (2) of the second measurement channel connected to the first input (22.1) and a second mode control conductor (10.2) is connected to the second input (22.2) of the second digital counter (22) slicového

7 249 574 of a second channel counter, wherein the n-th digital counter (2n) has the n-th pulse signal conductor (n) connected to the first input (2n, 1) and the n-th digital counter second input (2n2) (2n) a conductor (10.n.n) is connected to measure the mode of the nth digit counter of the nth channel, wherein the outputs (310, 320, to 3n0) of the digital switches (31, 32 to 3n) are connected in parallel to the sd, at, .in the input bus line (9).