CS248482B1 - Zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom - Google Patents
Zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom Download PDFInfo
- Publication number
- CS248482B1 CS248482B1 CS684484A CS684484A CS248482B1 CS 248482 B1 CS248482 B1 CS 248482B1 CS 684484 A CS684484 A CS 684484A CS 684484 A CS684484 A CS 684484A CS 248482 B1 CS248482 B1 CS 248482B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- converter
- input
- signal
- transistor
- signal level
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Zapojenie rieši obvod prevodníka dvojhodnotových signálov s trojstavovým výstupom, obsahujúci meraný objekt a mikropo čítač, medzi ktorými je zapojený převodník dvojhodnotových signálov pozostávajúci z prevodníka úrovně meraného signálu a spí nače napájacieho napatia. Zapojenie sa može využiť ako riadený a synchronizovaný alebo nesynchronizovaný převodník napaťových úrovní telekomunikačných zariadení a obvodov vyrobených bipolárnou alebo unipolárnou technológiou, napr. DTL/TTL, TTL/DTL, CMOS/TTL s trojstavovým výstupem. Jeho podstata spočívá v tom, že k bázi druhého tranzistora (10) je připojený kolektor tretieho tranzistora (33J, ktorého emitor je spojený s emitorom druhého tranzistora (10) a cez siesty odporník (34) s bázou tretieho tranzistora (33J, ktorá je cez štvrtý odporník (11) připojená k prvej vstupnej svorke (30J prevodníka (2) úrovně merané ho signálu, spojeného cez piaty odporník (12) s druhou vstupnou svorkou (30) prevodníka (2j úrovně meraného signálu.
Description
Zapojenie rieši obvod prevodníka dvojhodnotových signálov s trojstavovým výstupom, obsahujúci meraný objekt a mikropočítač, medzi ktorými je zapojený převodník dvojhodnotových signálov pozostávajúci z prevodníka úrovně meraného signálu a spínače napájacieho napatia.
Zapojenie sa može využiť ako riadený a synchronizovaný alebo nesynchronizovaný převodník napaťových úrovní telekomunikačných zariadení a obvodov vyrobených bipolárnou alebo unipolárnou technológiou, napr. DTL/TTL, TTL/DTL, CMOS/TTL s trojstavovým výstupem.
Jeho podstata spočívá v tom, že k bázi druhého tranzistora (10) je připojený kolektor tretieho tranzistora (33J, ktorého emitor je spojený s emitorom druhého tranzistora (10) a cez siesty odporník (34) s bázou tretieho tranzistora (33J, ktorá je cez štvrtý odporník (11) připojená k prvej vstupnej svorke (30J prevodníka (2) úrovně meraného signálu, spojeného cez piaty odporník (12) s druhou vstupnou svorkou (30) prevodníka (2j úrovně meraného signálu.
Vynález rieši zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom, obsahujúci meraný objekt a mikropočítač, medzi ktorými je zapojený převodník dvojhodnotových signálov pozostávajúci z prevodníka úrovně meraného signálu a spínača napájacieho napatia tvořeného prvým tranzistorom a dvoma odporníkmi, pričom prvý výstup meraného objektu je připojený k prvému vstupu prevodníka dvojhodnotových signálov spojeného s prvou vstupnou svorkou prevodníka úrovně meraného signálu, druhý výstup meraného objektu je připojený k piatemu vstupu prevodníka dvojhodnotových signálov spojeného s druhou vstupnou svorkou prevodníka úrovně meraného signálu, třetí výstup meraného objektu je připojený jednak k druhej napájacej zbernici mikropočítača a jednak k štvrtému vstupu prevodníka dvojhodnotových signálov spojeného s napájacím vstupom prevodníka úrovně meraného signálu, riadiaci a synchronizačný výstup mikropočítača je připojený k druhému vstupu prevodníka dvojhodnotových signálov spojeného s riadiacim vstupom spínača napájacieho napatia a s riadiacim vstupom prevodníka úrovně meraného signálu, prvá napájacia zbernica mikropočítača je připojená k tretiemu vstupu prevodníka dvojhodnotových signálov spojeného s napájacím vstupom spínača napájacieho napatia, datová zbernica mikropočítača je připojená k výstupu prevodníka dvojhodnotových signálov spojeného s výstupom spínača napájacieho napatia a s výstupom prevodníka dvojhodnotových signálov a převodník úrovně meraného signálu je tvořený druhým tranzistorom, ktorý je připojený svojím kolektorom k výstupu prevodníka úrovně meraného signálu, svojím emitorom k napájaciemu vstupu prevodníka úrovně meraného signálu a svojou bázou cez třetí odporník k riadiacemu vstupu prevodníka úrovně meraného signálu.
Doteraz známe obvody pre automatizované snímanie dvojstavových informácií z meraných objektov najma telekomunikačných charakterizovaných kladnou změnou napatia alebo změnou odporu oproti spoločnému vodičů sú riešené tak, aby vytvárali dvojhodnotové signáliy na základe napatia alebo odporu na ich vstupe. Na každý registračný bod je připojený jeden převodník úrovně s výstupným signálom priamo zl'učitelným s logickými úrovňami obvodov vyrobených technológiou TTL. Množstvo registračných bodov je řádové ΙΟ2—104 pre jedno zariadenie. Stav registračných bodov, ktorý charakterizuje funkciu meraného objektu sa cyklicky snímá a spracováva počítačom. Pri snímaní dvojhodnotových signálov počtíačom sú na straně počítača jednotlivé převodníky oddělené od datovej zbernice multiplexorom a stykovým obvodom. Pri komunikácii na zbernici sa využívá to, že vždy je aktivína len jedna n-tica připojených prevodníkov úrovně. N-tica může nadobudnúť hodnotu 4, 8, 16, 32 a je určená dlžkou slova a štruktúrou datovej zbernice riadiaceho mikroprocesora. Výběr n-tice prevodníkov úrovně zaisťuje riadiaci počítač prostredníctvom multiplexora a stykového obvodu. Pri snímaní údajov z velkého počtu registračných bodov (napl. 1 000] je potřebný viacstupňový multiplexor. Okrem vyšších nákladov je najváčšou nevýhodou takto realizovaného sposobu komunikácie s riadiacim počítačom velká ktudová spotřeba. Spontreba doteraz známých obvodov dosahuje řádové 10°—101 ampérov pre 1 024 registračných bodov.
Vyššie uvedené nevýhody sú odstránené zapojením obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom podlá vynálezu, ktorého podstata spočívá v tom, že k bázi druhého tranzistora je připojený kolektor tretieho tranzistoru, ktorého emitor je spojený s emitorom druhého tranzistora a cez šiesty odporník s bázou tretieho tranzistora, ktorá je cez štvrtý odporník připojená k prvej vstupnej svorke prevodníka úrovně meraného signálu, spojené cez piaty odporník s druhou vstupnou svorkou prevodníka úrovně meraného signálu.
Zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom podta vynálezu umožňuje automatizované snímanie dvojstavových Informácií charakterizovaných změnou kladného napatia alebo odporou oproti spoločnému vodičů, transformáciu na dvojhodnotový signál kompatibilný s logickými úrovňami obvodov mikropočítačového systému a ich vysielania dátovú zbernicu riadiaceho mikropočítača. Výstup signálu z prevodníka dvojhodnotových signálov s trojstavovým výstupom pracuje s trojstavovou logikou. Trojstavová logika umožňuje obvodová realizáciu datovej zbernice a multiplexovanie údajov na tejto zbernici. Pri tomto sposobe komunikácie na dátovej zbernici mikropočítača sa využívá to, že vždy je aktívna len jedna n-tica prevodníkov dvojhodnotových signálov s trojstavovým výstupom, čo je zaistené riadiacim a synchronizačným signálom z riadiaceho mikropočítača přivedeného na vstup riadiaceho a synchronizačného signálu prevodníka. Ostatně převodníky sú v stave vysokej impendácie a sú odpojené od napájacieho napatia a od dátovej zebenirce mikropočítača. N-tica móže nadobúdať hodnotu 4, 8, 16, 32 a je určená dlžkou slova a štruktúrou dátovej zbernice riadiaceho mikroprocesora. Zapojenie obvodu podta vynálezu umožňuje realizáciu obojsmernej dátovej zbernice s trojstavovými výstupmi priamo zlučitetnými s logickými úrovňami obvodov mikropočítačošého systému. Neaktívny obvod má nulový odběr zo zdroja elektrickej energie. Příkon je pre 1'ubovolný počet vstupných obvodov daný len príkonom aktívnej n-tice a dosahuje řádové 1CP mA.
Na pripojenom obr. je schématicky zná248482 zorněný příklad zapojenia pódia vynálezu. Zapojenie obsahuje meraný objekt 5 a mikropočítač 4, medzi ktorými je zapojený převodník 1 dvojhodnotových signálov pozostávajúci z prevodníka 2 úrovně meraného signálu a spínača 3 napájacieho napatia tvořeného prvým 6 tranzistorom a dvoma odporníkmi. Prvý výstup 19 meraného objektu 5 je připojený k prvému vstupu 13 prevodníka 1 dvojhodnotových signálov spojenému s prvou vstupnou svorkou 30 prevodníka 2 úrovně meraného signálu. Druhý výstup 20 meraného objektu 5 je připojený k piatemu vstupu 17 prevodníka 1 dvojhodnotových signálov spojenému s druhou vstupnou svorkou 30 prevodníka 2 úrovně meraného signálu. Třetí výstup 21 meraného objektu 5 je připojený jednak k druhej napájacej zbernici 24 mikropočítača 4 a jednak k štvrtému vstupu 16 prevodníka 1 dvojhodnotových signálov spojenému s napájacím vstupom 32 prevodníka 2 úrovně meraného signálu. Riadiaci a synchronizačný výstup 22 mikropočítača 4 je připojený k druhému vstupu 14 prevodníka 1 dvojhodnotových signálov spojenému s riadiacim vstupom 26 spínača 3 napájacieho napatia a s riadiacim vstupom 27 prevodníka 2 úrovně meraného signálu. Prvá napájacia zbernica 23 mikropočítača 4 je připojená k tretiemu vstupu 15 prevodníka 1 dvojhodnotových signálov spojenému s napájacím vstupom 31 spínača 3 napájacieho napatia. Dátová zbernica 33 mikropočítača 4 je připojená k výstupu 18 prevodníka 1 dvojhodnotových signálov spojenému s výstupom 28 spínača 3 napájacieho napatia a s výstupom 2b prevodníka 2 úrovně meraného signálu. Převodník 2 úrovně meraného signálu je tvořený druhým tranzistorom 10, ktorý je připojený svojím kolektorom k výstupu 29 prevodníka 2 úrovně meraného signálu. Svojím emitorom k napájaciemu vstupu 32 prevodníka 2 úrovně meraného signálu a svojou bázou cez třetí odporník 9 k riadiacemu vstupu 27 prevodníka 2 úrovně meraného signálu. K bázi druhého tranzistoru 10 je připojený kolektor tretieho tranzistoru 33, ktorého emitor je spojený s emitorom druhého tranzistora 10 a cez šiesty odporník 34 s bázou tretieho tranzistora 33, ktorá je cez štvrtý odporník 11 připojená k prvej vstupnej svorke 30 prevodníka 2 úrovně meraného signálu, spojeného cez piaty odporník 12 s druhou vstupnou svorkou 30 prevodníka 2 úrovně meraného signálu.
Činnost uvedeného zapojenia obvodu je nasledujúca. Převodník 2 úrovně meraného signálu z meraného objektu 5 na úroveň logických signálov mikropočítačového systému má na výstupe 29 spojenom s výstupom 18 prevodníka 1 dvojhodnotových signálov úroveň H, ak je na prvý vstup 30 meraného signálu připojený meraný objekt 5 s výstupným signálom, ktorý je charakterizovaný vyššou kladnou úrovňou sledovaného napatia, odporu alebo rozopnutým kontaktom. Vstupná rozhcdovacia úroveň prevodníka 2 úrovně meraného signálu je nastavená odporovým deličom. Ak je na prvý vstup 30 meraného signálu připojená nižšia kladná úroveň sledovaného napatia, odporu, alebo zapnutý kontakt, je na výstupe 18 prevodníka 1 dvojhodnotových signálov a na dátovej zbernici mikropočítače 4 úroveň L. Spínač 3 napájacieho napatia je riadený a synchronizovaný mikropočítačom 4 cez druhý vstup 14 prevodníka dvojhodnotových signálov. Ak je na druhý vstup 14 připojená úroveň L převodník 2 úrovně meraného signálu je odpojený od napájacieho napatia připojeného na vstupy 15, 16. Výstup 18 prevodníka 1 dvojhodnotových signálov je v stave vysokej impedancie (třetí stav] a je odpojený od dátovej zbernice mikropočítača 4. Převodník 2 úrovně meraného signálu můžeme ovplyvňovať z prvého vstupu 39 meraného signálu len ak je na vstup 14 připojená úroveň H. Výstupné logické úrovně sú odvodené z napájacieho napatia obvodov TTL připojeného na vstupy 15, 16. Odběr z napájacieho zdroja je nastavený druhým odporníkom 8. Pri snímaní kladných napáťových signálov nie je potřebné připojit na piaty vstup 17 pre pripojenie kladného napájacieho napatia kladné napájacie napatie z meraného objektu 5.
Uvedené zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom sa může využívat aj ako riadený a synchronizovaný alebo nesynchronizovaný převodník napáťových úrovní telekomunikačných zariadení a obvodov vyrobených bipolárnou alebo unipolárnou technológiou, napr. DTL/TTL, TTL/DTL, CMOS/TTL s trojstavovým výstupom.
Claims (1)
- PREDMETZapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom, obsahujúci meraný objekt a mikropočítač, medzi ktorými je zapojený převodník dvojhodnotových signálov pozostávajúci z prevodníka úrovně meraného signálu a spínača napájacieho napatia tvořeného prvým tranzistorom a dvorná odporníkmi, pričom prvý výstup meraného objektu je připojený k prvému vstupu prevodníka dvojhodnotových signálov spojenému s prvou vstupnou svorkou prevodníka úrovně meraného signálu, druhý výstup meraného objektu je připojený k piatemu vstupu prevodníka dvojhodnotových signálov spojenému s druhou vstupnou svorkou prevodníka úrovně meraného signálu, třetí vstup meraného objektu je připojený jednak k druhej napájacej zbernici mikropočítača a jednak k štvrtému vstupu prevodníka dvojhodnotových signálov spojenému s napájacím vstupom prevodníka úrovně meraného signálu, riadiaci a synchronizačný výstup mikropočítača je připojený k druhému vstupu prevodníka dvojhodnotových signálov spojenému s riadiacim vstupom spínača napájacieho napatia a s riadiacim vstupom prevodníka lirovne meraného signálu, prvá napájacia zbernicaVYNALEZU mikropočítača je připojená k tretiemu vstupu prevodníka dvojhodnotových signálov spojenému s napájacím vstupom spínača napájacieho napatia, dátová zbernica mikropočítača je připojená k výstupu prevodníka dvojhodnotových signálov spojenému s výstupom spínača napájacieho napatia a s výstupom prevodníka úrovně meraného signálu a převodník úrovně meraného signálu je tvořený druhým tranzistorom, ktorý je připojený svojím kolektorom k vstupu prevodníka úrovně meraného signálu, svojím emitorom k napájaciemu vstupu prevodníka úrovně meraného signálu a svojou bázou cez třetí odporník k riadiacemu vstupu prevodníka úrovně meraného signálu, vyznačujúce sa tým, že k bázi druhého tranzistora (10) je připojený kolektor tretieho tranzistora (33), ktorého emitor je spojený s emitorom druhého tranzistora (10] a cez siesty odporník (34) s bázou tretieho tranzistora (33), ktorá je cez štvrtý odporník (11) připojená k prvej vstupnej svorke (30) prevodníka (2] úrovně meraného signálu, spojeného cez piaty odporník (12) s druhou vstupnou svorkou (30) prevodníka (2) úrovně meraného signálu.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS684484A CS248482B1 (sk) | 1984-09-12 | 1984-09-12 | Zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS684484A CS248482B1 (sk) | 1984-09-12 | 1984-09-12 | Zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS248482B1 true CS248482B1 (sk) | 1987-02-12 |
Family
ID=5416394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS684484A CS248482B1 (sk) | 1984-09-12 | 1984-09-12 | Zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS248482B1 (sk) |
-
1984
- 1984-09-12 CS CS684484A patent/CS248482B1/sk unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428752A (en) | Processor system option module identification system | |
| ES8507273A1 (es) | Perfeccionamientos en los dispositivos para entrada de datos de direccion en un circuito integrado | |
| EP0650069B1 (en) | Analog multi-channel probe system | |
| CA2038162A1 (en) | Programmable connector | |
| KR900005702A (ko) | 프로그램 가능한 입력/출력회로 및 프로그램 가능한 논리소자 | |
| US3648064A (en) | Multiple signal level high-speed logic circuit device | |
| EP0334545B1 (en) | Single-level multiplexer | |
| US4894563A (en) | Output macrocell for programmable logic device | |
| US4118791A (en) | Multi-level encoding system | |
| JPS6472228A (en) | Semiconductor file storage device | |
| CS248482B1 (sk) | Zapojenie obvodu prevodníka dvojhodnotových signálov s trojstavovým výstupom | |
| JPH02502058A (ja) | 高速度ハイブリッド・ディジタルドライバ | |
| EP0601382B1 (en) | Expansible high speed digital multiplexer | |
| EP0352965A2 (en) | Data transmission system | |
| EP0408765A1 (en) | Matrix controller | |
| EP0389936A2 (en) | Level and edge sensitive input circuit | |
| CN110823281B (zh) | 电路装置 | |
| JP3336105B2 (ja) | マルチプレクサ装置 | |
| KR890016621A (ko) | 반도체집적회로 | |
| US4571587A (en) | Digital interface selector | |
| US5077493A (en) | Wired logic circuit for use in gate array integrated circuit | |
| CN213547683U (zh) | 一种交换矩阵芯片输入通道复用结构 | |
| CS252384B1 (sk) | Zapojenie obvadu pre automatizované snimanie dvojstavových informaci,: | |
| SU1541667A1 (ru) | Устройство дл индикации | |
| JPH0527892A (ja) | データ設定装置 |