CS245244B1 - Zapojení časové základny osciloskopu - Google Patents

Zapojení časové základny osciloskopu Download PDF

Info

Publication number
CS245244B1
CS245244B1 CS848235A CS823584A CS245244B1 CS 245244 B1 CS245244 B1 CS 245244B1 CS 848235 A CS848235 A CS 848235A CS 823584 A CS823584 A CS 823584A CS 245244 B1 CS245244 B1 CS 245244B1
Authority
CS
Czechoslovakia
Prior art keywords
time base
generator
output
gate
oscilloscope
Prior art date
Application number
CS848235A
Other languages
English (en)
Other versions
CS823584A1 (en
Inventor
Zdenek Krumphanzl
Original Assignee
Zdenek Krumphanzl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zdenek Krumphanzl filed Critical Zdenek Krumphanzl
Priority to CS848235A priority Critical patent/CS245244B1/cs
Publication of CS823584A1 publication Critical patent/CS823584A1/cs
Publication of CS245244B1 publication Critical patent/CS245244B1/cs

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

Řešení se týká zapojení časové základny osciloskopu. Řeší se technický problém využití výhod jak časové základny spouštěné, tak časové základny stále běžící. Podstata řešení spočívá v tom, že k výstupu hradla je přes generátor pilovitého napětí připojen bistabilní klopný obvod, jehož jeden výstup zatemňovacích signálů je spojen s druhým vstupem hradla. Druhý výstup generátoru je zdrojem pilovitého napětí.

Description

Vynález se týká zapojení časové základny osciloskopu, které umožňuje využít výhod jak časové základny souštěné, tak časové základny stále běžící.
Nastavování synchronizace při časové základně stále běžící je obtížné a nestabilní. Obzvláště nevýhodné je ruční nastavování synchronizace tak, aby zobrazovaný kmitočet byl celistvým násobkem kmitočtu generátoru časové základny. Obtíže se zmenší, použije-li se časové základny spouštěné, ale při vymizení synchronizačních impulsů, nedojde k zobrazení, a to je na závadu například při sledování hluků. Osciloskopy se proto opatřují ještě generátorem spouštěcích impulsů, který po určité době po výpadku synchronizačních impulsů spouští periodicky časovou základnu. Zapojení v těchto případech je obvykle dosti složité a spolehlivost zařízení klesá. Nedostatky shora uvedené odstraňuje však zapojení podle vynálezu.
Podstata předmětu vynálezu zapojeni časové základny osciloskopu spočívá v tom, že k výstupu hradla je přes generátor pilovitého napětí připojen bistabilní klopný obvod, jehož jeden výstup zatemňovacích signálů je spojen s druhým vstupem hradla, přičemž druhý výstup generátoru je zdrojem pilovitého napětí.
Vyšší· účinek zapojení podle vynálezu proti dosavadním známým zapojením je spatřován v možnosti sloučení obou typů základen, v jédnoduchosti a spolehlivosti.
- 2 245 244
Zapojení podle vynálezu bude dále popsáno se zřetelem k připojenému schématu.
K prvnímu vstupu hradla 2 je připojen zdroj synchronizačních impulsů A a k jeho výstupu je připojen generátor 2 pilovitého napětí, který je jedním výstupem připojen k bistabilnímu klopnému obvodu 3 a druhý výstup je zdrojem pilovitého napětí B. Výstup bistabilního klopného obvodu 3 je připojen k výstupu C a současně k druhému vstupu hradla χ.
V zapojení podle vynálezu je první odběh generátoru pilovitého napětí použit pro zobrazení, zatím co druhý odběh je použit pro synchronizaci. Druhý synchronizační odběh časové základny není zobrazován a je synchronizačními impulsy zkracován.
Bez synchronizačních impulsů na prvním vstupu hradla i generátor 2 vyrábí pilovité napětí o řiditelné době kmitu. Bistabilní klopný obvod 3 kmitočet napětí dělí dvěma a na výstupu G dodává napětí pro zhášení obrazovky tak, že každá druhá perioda pilovitého napětí není zobrazena. V té době je otevřeno hradlo 2·
Jsou-li na vstup A přivedeny synchronizační impulsy, potom v prvé zobrazené době kmitu generátoru pily hradlem neprojdou a její délka není ovlivněna. V době vypnutí obrazovky zkrátí první synchronizační impuls nezobrazený průběh pilovitého napětí. Hradlo 2 je tím uzavřeno a zobrazení nastane až při dalším odběhu pilovité ho napětí, které je synchronizováno zobrazovaným signálem.

Claims (1)

  1. Zaoojení česové základny osciloskopu,vyznačené tím, že k prvnímu vstupu bradla /1/ je pres generátor /2/ pilovitého napětí připojen bistabilní klopný obvod /3/, jehož jeden výstup /G/ zatemňovacích signálů je spojen s druhým vstupem hradla /1/,přičemž druhv výstup generátoru /2/ je zdrojem pilovitého napětí /B/.
CS848235A 1984-10-30 1984-10-30 Zapojení časové základny osciloskopu CS245244B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS848235A CS245244B1 (cs) 1984-10-30 1984-10-30 Zapojení časové základny osciloskopu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS848235A CS245244B1 (cs) 1984-10-30 1984-10-30 Zapojení časové základny osciloskopu

Publications (2)

Publication Number Publication Date
CS823584A1 CS823584A1 (en) 1985-07-16
CS245244B1 true CS245244B1 (cs) 1986-09-18

Family

ID=5432664

Family Applications (1)

Application Number Title Priority Date Filing Date
CS848235A CS245244B1 (cs) 1984-10-30 1984-10-30 Zapojení časové základny osciloskopu

Country Status (1)

Country Link
CS (1) CS245244B1 (cs)

Also Published As

Publication number Publication date
CS823584A1 (en) 1985-07-16

Similar Documents

Publication Publication Date Title
GB1412213A (en) Jitter-free trigger control circuit
BR9807450A (pt) Corretor de base de tempo de saìda, processo de correção de base de tempo de saìda e dispositivo de vìdeo
CS245244B1 (cs) Zapojení časové základny osciloskopu
GB1265530A (cs)
JPH0373176B2 (cs)
US3718825A (en) Sweep circuit exhibiting eliminated jitter
EP0276157A2 (en) Trigger re-synchronization circuit
US4558457A (en) Counter circuit having improved output response
US3700917A (en) Count-down circuit using a tunnel diode
GB1038745A (en) Improvements in or relating to electric circuit arrangements
JP4004668B2 (ja) データ処理回路
GB1069650A (en) Digital synchronisation arrangements for time multiplex transmission receivers
KR100460763B1 (ko) 클럭스위칭회로
SU1584083A1 (ru) Цифрова управл ема лини задержки
SU566301A2 (ru) Частотно-фазовый компаратор
US4422038A (en) Integrated circuit with frequency-dividing circuits capable of being tested at a high speed
KR900007223B1 (ko) 디지탈 손목시계의 건전지 교체시 자동램프 시험회로
KR930005604B1 (ko) 수평동기신호 일치화회로
RU1824587C (ru) Осциллограф
GB1287152A (en) Automatic synchronizing system
SU127729A1 (ru) Устройство дл непосредственного измерени времени опережени автоматического синхронизатора
SU1127089A1 (ru) Декодирующее устройство
SU1188882A1 (ru) Резервированный делитель частоты
SU428544A1 (ru) Устройство для временного сжатия входного сигнала
SU752801A1 (ru) Двухканальный электронный коммутатор