CS244085B1 - Time variable derivation measuring and evaluating circuit connection - Google Patents
Time variable derivation measuring and evaluating circuit connection Download PDFInfo
- Publication number
- CS244085B1 CS244085B1 CS851919A CS191985A CS244085B1 CS 244085 B1 CS244085 B1 CS 244085B1 CS 851919 A CS851919 A CS 851919A CS 191985 A CS191985 A CS 191985A CS 244085 B1 CS244085 B1 CS 244085B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- circuit
- output
- counter
- frequency
- Prior art date
Links
- 238000009795 derivation Methods 0.000 title 1
- 238000011156 evaluation Methods 0.000 claims abstract description 22
- 230000006978 adaptation Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 14
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Způsob zlepšení spolehlivosti měření, zvětšení citlivosti zařízeni při jeho malé komplikovanosti a možnost měření průběhu veličin, blížícímu se ustálenému stavu. Uvedeného účelu se dosáhne zapojením obvodu, složeným z přizpůsobovacího obvodu, převodníku napětí-frekvence, hradla, čítače, řídícího obvodu, hradlovacích obvodu, čítačů času a frekvence, logického obvodu a vyhodnocovacích obvodů. Derivace měřená veličiny je lineárně převedena na ss napětí, jehož dorazem je střídavé napětí s proměnnou nenulovou frekvenci. Ta je čítána vpřed a po uplynutí měřícího intervalu, určovaného čítačem generujicím^impulsy pro řídicí obvod, vzad na čítači frekvence. Řídící obvod s pomocnými obvody ovládá mimo čítání vpřed a vzad i vyhodnoceni a nastaveni počátečních podmínek čítače frekvence i čítače času zajištujícího stejnou velikost vzorkovací doby v jednom měřícím intervalu. Výsledný rozdíl čítače frekvence je úměrný derivaci mě řené veličiny a vyhodnocován příslušným obvodem.A way to improve measurement reliability increase the sensitivity of the device when it is small complexity and possibility of measurement the course of quantities approaching steady status. This purpose is achieved wiring a circuit composed of a matching circuit, voltage-frequency converter, gates, counters, control circuit, gating circuits, time and frequency counters, logic circuit and evaluation circuits. Derivative measured quantity is linearly converted to the ss voltage of which the stop is an alternating voltage with a variable non-zero frequency. It is read forward and after the measurement interval determined counter generating ^ impulses for control circuit, back on frequency counter. The control circuit with auxiliary circuits controls beyond forward and backward counting and setting the initial counter conditions frequency and time counter same sample time in one measuring interval. The resulting difference The frequency counter is proportional to the derivative of me measured quantity and evaluated by appropriate circuit.
Description
KMlNEK ZDENfiK ing. J RABA PAVEL ing., PRAHA (54) Zapojení obvodu pro měření a vyhodnocování derivace veličiny proměnné v časeKMlNEK ZDENfiK ing. J RABA PAVEL ing., PRAGUE (54) Circuit for measuring and evaluating the derivative of variable variable over time
Způsob zlepšení spolehlivosti měření, zvětšení citlivosti zařízeni při jeho malé komplikovanosti a možnost měření průběhu veličin, blížícímu se ustálenému stavu. Uvedeného účelu se dosáhne zapojením obvodu, složeným z přizpůsobovacího obvodu, převodníku napětí-frekvence, hradla, čítače, řídícího obvodu, hradlovacích obvodu, čítačů času a frekvence, logického obvodu a vyhodnocovacích obvodů. Derivace měřená veličiny je lineárně převedena na ss napětí, jehož dorazem je střídavé napětí s proměnnou nenulovou frekvenci. Ta je čítána vpřed a po uplynutí měřícího intervalu, určovaného čítačem generujicím^impulsy pro řídicí obvod, vzad na čítači frekvence. Řídící obvod s pomocnými obvody ovládá mimo čítání vpřed a vzad i vyhodnoceni a nastaveni počátečních podmínek čítače frekvence i čítače času zajištujícího stejnou velikost vzorkovací doby v jednom měřícím intervalu. Výsledný rozdíl čítače frekvence je úměrný derivaci měřené veličiny a vyhodnocován příslušným obvodem.Method of improving the reliability of measurement, increasing the sensitivity of the device at its low complexity and the possibility of measuring the course of quantities approaching steady state. This is accomplished by wiring a circuit comprising an adaptation circuit, a voltage-frequency converter, a gate, a counter, a control circuit, a gating circuit, a time / frequency counter, a logic circuit, and an evaluation circuit. The derivative of the measured variable is linearly converted to DC voltage, whose stop is AC voltage with variable non-zero frequency. This is counted forward and backward at the frequency counter after the measuring interval determined by the pulse counter for the control circuit has elapsed. The control circuit with auxiliary circuits controls, in addition to the forward and reverse counting, the evaluation and setting of the initial conditions of the frequency counter and the time counter ensuring the same amount of sampling time in one measuring interval. The resulting frequency counter difference is proportional to the derivative of the measured quantity and evaluated by the corresponding circuit.
244 085244 085
244 085244 085
Vynález se týká zapojení obvodu pro měření a vyhodnocování derivace veličiny proměnné v čase, zejména pro zvláště pomalu se měnící·BACKGROUND OF THE INVENTION The invention relates to a circuit for measuring and evaluating the derivative of a variable over time, in particular for particularly slow changing
Analogové měření derivace - kladné a záporné, zejména při zvláště pomalu se měnících veličinách, jako je například vybíjecí proud akumulátoru resp· nárůst napětí na akumulátoru, napětí termočlánků při snímání teploty a pod·, přináší problémy při zpracování měřené veličiny s velkým rozdílem mezi rozsahem měřené veličiny a velikostí její derivace při vyhodnocení·Analog derivative measurement - positive and negative, especially with particularly slow-changing variables such as battery discharge current or battery voltage rise, thermocouple voltage during temperature sensing, etc., presents problems in processing the measured variable with a large difference between the measured range quantity and its derivative in evaluation ·
Vzhledem k pomalým změnám měřené veličiny se používá měření například pomocí mechanické paměti se servomotorem a převodovkou.Due to slow changes in the measured quantity, measurement is used, for example, using mechanical memory with a servomotor and a gearbox.
Je-li derivace měřené veličiny velmi malá, vzrůstají požadavky na citlivost měřícího zařízení, což se projevuje v jeho komplikovanosti, tudíž i v jeho spolehlivosti a ceně. Se stoupající citlivostí měřícího zařízení se zvětšuje negativní vliv rušení a krátkodobých poruch, což má za následek zhoršení spolehlivosti měření· Pro velmi pomalé průběhy, blížící se ustálenému stavu, je vyhodnocení derivace nemožné·If the derivative of the measured quantity is very small, the requirements for the sensitivity of the measuring device increase, which is reflected in its complexity and hence in its reliability and cost. As the sensitivity of the measuring device increases, the negative effect of disturbances and short-term disturbances increases, resulting in a deterioration in measurement reliability. · For very slow, close to steady state, derivative evaluation is impossible.
Výše uvedené nevýhody odstraňuje zapojení obvodu podle vyná* lezu, složené z přizpůsobovacího obvodu, převodníku napětí-frekvence, hradla, čítače, řídícího obvodu, hradlovacích obvodů, čítačů času a frekvence, logického obvodu a vyhodnocovacích obvodů, jehož podstata je v tom, že 244 085 první vstupní svorka je spojena se vstupem přizpůsobovacího obvodu* Jeho výstup je spojen se vstupem převodníku napětí - frekvence, jehož výstup je spojen s prvním vstupem druhého hradlová* čího obvodu» Druhá vstupní svorka je spojena s prvním vstupem hradla a třetí vstupní svorka je spojena s druhým vstupem hradla* První výstup druhého hradlovacího obvodu je spojen s prvním vstupem čítače frekvence a druhý výstup druhého hradlovacího obvodu je spojen s druhým vstupem čítače frekvence* Výstup hradla je spojen s první vstupní svorkou čítače, jehož výstup je spojen s prvním vstupem řídícího obvodu* Druhý výstup řídícího obvodu je spojen současně s prvním vstupem prvního hradlovacího obvodu a druhým vstupem druhého hradlovacího obvodu* Druhý výstup řídícího obvodu je spojen současně s druhým vstupem prvního hradlovacího obvodu a třetím vstupem druhého hradlovacího obvodu. Třetí výstup řídícího obvodu je připojen k prvnímu vstupu čítače času a současně k třetímu vstupu čítače frekvence* čtvrtý výstup řídícího obvodu je spojen s prvním vstupem logického obvodu, jehož druhý vstup je spojen s prvním výstupem druhého vyhodnocovacího obvodu* Jeho vstup je spojen s prvním výstupem čítače frekvence* Druhý výstup druhého vyhodnocovacího obvodu je spojen se čtvrtým vstupem druhého hradlovacího obvodu* Druhý výstup čítače frekvence je spojen se vstupem prvního vyhodnocovacího obvodu, jehož výstup je spojen s druhým vstupem řídícího obvodu* K třetímu vstupu řídícího obvodu je připojen výstup hradla, který je současně spojen se třetím vstupem prvního hradlovacího obvodu. První výstup hradlovacího obvodu je spojen s druhým vstupem čítače času* Druhý výstup prvního hradlovacího obvodu je spojen e třetím vstupem čítače času, jehož druhý výstup je spojen se čtvrtým vstupem řídícího obvodu. Druhá vstupní svorka je spojena současně s druhým vstupem čítače, čtvrtým vstupem čítače času a čtvrtým vstupem čítače frekvence* Třetí vstup hradla je spojen s prvním výstupem logického obvodu, jehož druhý výstup je spojen s výstupní svorkou.The above disadvantages are eliminated by a circuit as multiplying * climb, composed of the matching circuit, the transmitter voltage-frequency, gates, counters, control circuitry, gating circuitry, the counters and frequency of the logic circuit and the evaluation circuit, whose essence is that the 244 085 the first input terminal is connected to the input of the matching circuit * Its output is connected to the input of the voltage converter - frequency whose output is connected to the first input of the second gate * »The second input terminal is connected to the first gate input and the third input terminal is connected with second gate input * The first output of the second gating circuit is connected to the first frequency counter input and the second output of the second gating circuit is connected to the second frequency counter input * The gate output is connected to the first counter input terminal whose output is connected to the first control circuit input * Second output row dícího circuit is connected in parallel with the first input of the first circuit and the second hradlovacího input of the second circuit hradlovacího * Second output control circuit is connected in parallel with the second input hradlovacího first circuit and the third input of the second circuit hradlovacího. The third output of the control circuit is connected to the first time counter input and simultaneously to the third frequency counter input * the fourth output of the control circuit is connected to the first input of the logic circuit, the second input is connected to the first output of the second evaluation circuit. frequency counter * The second output of the second evaluation circuit is connected to the fourth input of the second gating circuit * The second output of the frequency counter is connected to the input of the first evaluation circuit whose output is connected to the second input of the control circuit * is simultaneously coupled to the third input of the first gating circuit. The first output of the gating circuit is connected to the second time counter input. The second output of the first gating circuit is connected to the third time counter input, the second output of which is connected to the fourth input of the control circuit. The second input terminal is connected simultaneously to the second counter input, the fourth time counter input, and the fourth frequency counter input * The third gate input is connected to the first output of the logic circuit, the second output of which is connected to the output terminal.
Výhodou zapojení obvodu podle vynálezu je, že při měření klesajících průběhů veličin, resp* záporné derivace se s jejím zmenšováním zvětšuje automaticky citlivost, tj. zvětšuje se přesnost měření průběhu křivky.The advantage of the circuit according to the invention is that when measuring the decreasing values of the variables or the negative derivative, the sensitivity increases automatically as it decreases, i.e. the accuracy of the measurement of the curve is increased.
Na přiloženém výkresu je znázorněno zapojení obvodu podle vynálezu v blokovém schématu.The enclosed drawing shows a circuit diagram according to the invention in a block diagram.
*1 i η · χ vrt uuj* 1 i η · χ drill uuj
Přiklad zapojeniExample connected
První vstupní svorka 13 je spojena se vstupem 11 přizpůsobovacího obvodu 1, jehož výstup 12 je spojen se vstupem 21 převodníku 2 napětí-frekvence. Jeho výstup 22 je spojen s prvním vstupem 91 druhého hradlovacího obvodu Druhá vstupní svorka 14 je spojena s prvním vstupem 31 hradla 2« Třetí vstupní svorka 15 je spojena s druhým vstupem 32 hradla První výstup 92 druhého hradlovacího obvodu je spojen s prvním vstupem 71 čítače χ frekvence a druhý výstup 93 druhého hradlovacího obvodu £ je spojen s druhým vstupem 72 čítače χ frekvence. Výstup 33 hradla J je spojen s první vstupní svorkou 41 čítače 4, jehož výstup 42 je spojen s prvním vstupem 51 řídícího obvodu 5« Jeho druhý výstup 52 je spojen současně s prvním vstupem 81 prvního hradlová* čího obvodu 8 a druhým vstupem 94 druhého hradlovacího obvodu Druhý výstup 53 řídícího obvodu £ je spojen současně s druhým vstupem 82 prvního hradlovacího obvodu 8 a třetím vstupem 95 druhého hradlovacího obvodu Třetí výstup 54 řídícího obvodu 5, áe připojen na první vstup. 61 čítače 6 času a současně na třetí vstup U čítače χ frekvence, čtvrtý výstup 55 řídícího obvodu 5 je spojen s prvním vstupem 111 logického obvodu 11, jehož druhý vstup 112 je spojen s prvním výstupem 101 druhého vyhodnocovacího obvodu 10. Jeho vstup 102 je spojen s prvním výstupem 74 čítače χ frekvence a druhý výstup 103 druhého vyhodnocovacího obvodu 10 je spojen se čtvrtým vstupem 96 druhého hradlovacího obvodu Druhý výstup 75 čítače χ frekvence je spojen se vstupem 121 prvního vyhodnocovacího obvodu 12, Jeho výstup 122 je spojen s druhým vstupem 56 řídícího obvodu k jehož třetímu vstupu 57 je připojen výstup 33 hradla χ, který je současně spojen s třetím vstupem 83 prvního hradlovacího obvodu 8. Jeho první výstup 84 je spojen s druhým vstupem 62 čítače 6 času a druhý výstup 85 prvního hradlovacího obvodu 8 je spojen s třetím vstupem 63 čítače 6 času. Jeho druhý výstup 64 je spojen se čtvrtým vstupem 58 řídícího obvodu £· Druhá vstupní svorka 14 je spojena současně s druhým vstupem 43 čítače 4, čtvrtým vstupem 65 čítače .£> času a čtvrtým vstupem 76 čítače χ frekvence. Třetí vstup 34 hradla J je spojen s prvním výstupem 113 logického obvodu 11, jehož druhý výstup 114 je spojen s výstupní svorkou 16«The first input terminal 13 is connected to the input 11 of the adaptation circuit 1, whose output 12 is connected to the input 21 of the voltage-frequency converter 2. Its output 22 is connected to the first input 91 of the second gating circuit. The second input terminal 14 is connected to the first input 31 of the gate 2. The third input terminal 15 is connected to the second gate input 32. The second frequency circuit 93 is coupled to the second input 72 of the frequency counter. Gate 33 output 33 is connected to first input terminal 41 of counter 4, whose output 42 is connected to first input 51 of control circuit 5. Its second output 52 is connected simultaneously to first input 81 of first gate circuit 8 and second input 94 of second gate gate. the second output circuit 53 control circuit £ is connected simultaneously to the second input 82 of the first hradlovacího circuit 8 and a third input 95 of the second circuit hradlovacího third output 54 of the control circuit 5 and e is connected to the first input. 61 of the time counter 6 and simultaneously to the third input U of the frequency counter U, the fourth output 55 of the control circuit 5 is connected to the first input 111 of the logic circuit 11, the second input 112 of which is connected to the first output 101 of the second evaluation circuit 10. with the first output 74 of the χ frequency counter and the second output 103 of the second evaluation circuit 10 is connected to the fourth input 96 of the second gating circuit. The second output 75 of the χ frequency counter is connected to the input 121 of the first evaluation circuit 12; circuit 33 is connected to the third input 57 and is simultaneously connected to the third input 83 of the first gating circuit 8. Its first output 84 is connected to the second input 62 of the time counter 6 and the second output 85 of the first gating circuit 8 is connected to the third input 63 of the time counter 6. Its second output 64 is coupled to the fourth input 58 of the control circuit 66. The second input terminal 14 is connected simultaneously to the second counter input 43, the fourth counter input 65. and the fourth input 76 of the frequency counter. The third gate input 34 is connected to the first output 113 of the logic circuit 11, the second output 114 of which is connected to the output terminal 16 '
Měřená veličina přivedené na první vstupní svorku 13 se upraví prostřednictvím přizpůsobovacího obvodu 1 tak, aby jejím obra244 085 zem bylo ss napětí na jeho výstupu 12. To je zavedeno na vstup 21 převodníku 2 napětí-frekvence, který při nulovém vstupním napětí má nenulovou výstupní frekvenci. Ze třetí vstupní svorky 15 se přivádí hodinový signál na druhý vstup 32 hradla 2* Signál na druhé vstupní svorce 14 dává povel k zahájení měření» Na výstupu 22 hradla 2 ®® objeví invertorovaný časový signál, který je zpracován čítačem Volbou výstupního signálu čítače £ lze volit délku měřícího intervalu. Výstupní signál čítače £ spouští sekvenčně závislý řídící obvod 2» který ovládá postupně po sobě jdoucí ope* race čítání vzad, vyhodnocení, nulováni resp. nastavení a konečně čítání vpřed čítače 6 oasu a čítače χ frekvence. Počáteční podmínky čítače £, čítače 6 času a čítače χ frekvence jsou nastaveny před zahájením měření signálem na druhé vstupní svorce 14. Čítač 6 času čítá časové impulsy, které jsou propouštěny prvním hradlo* vacím obvodem 8 na základě požadavků řídícího obvodu 2* Obdobně druhý hradíovaoí obvod 2 povoluje čítání vzad nebo vpřed čítače χ frekvence. Při čítání vpřed se čítač χ frekvence naplní do zvoleného stavu, což je signalizováno prvním vyhodnocovacím obvodem 12. současně čítač 6 času měří dobu plnění čítače χ frekvence.The measured value applied to the first input terminal 13 is adjusted by means of the adjusting circuit 1 so that its ground voltage is at DC output 12. . The third input terminal 15 supplies a clock signal to the second gate 32 input 2 * The signal at the second input terminal 14 commands the start of the measurement »The inverter 22 outputs an inverted time signal which is processed by the counter. select the length of the measuring interval. The output signal of the counter 6 triggers a sequence-dependent control circuit 2 which controls successively the reverse counting, evaluation, resetting and resetting operations. setting and finally counting forward of the oasis counter 6 and the χ frequency counter. The initial conditions of the counter 6, the time counter 6 and the frequency counter χ are set prior to the start of the measurement by a signal at the second input terminal 14. The time counter 6 counts the time pulses that are transmitted by the first gate *. Circuit 2 allows counting backwards or forwards of the χ frequency counter. When counting forward, the frequency counter χ is filled to the selected state, which is signaled by the first evaluation circuit 12. At the same time, the time counter 6 measures the time of filling the frequency counter χ.
Výstupní signál prvního vyhodnocovacího obvodu 12 je zaveden do řídícího obvodu 2s> který ukončí čítáni vpřed. Dosažené stavy čítače 6 času a Čítače χ frekvence se uchovávají po celý měřící interval. Po jeho skončení řídící obvod 2 povolí čítání vzad po stejnou, dobu. Zbylý obsah čítače χ frekvence je úměrný nárůstu resp. poklesu měřené veličiny. V dalším kroku se vyhodnocuje druhým vyhodnocovacím obvodem 10, zda měřená veličina dosáhla požadované derivace, Jestliže ano, pak výstupní signál uvede v činnost logický obvod 11. který ukončí měření zablokováním hradla 2 a dále informuj· na výstupní svorce 16 o dosažení požadovaného stavu měřené veličiny. Zpětná vazba z výstupu druhého vyhodnocovacího obvodu 10 na vstup druhého hradlovacího obvodu 2 zamezuje vzniku nežádoucích stavů. Jestliže nedojde k vyhodnocení druhým vyhodnocovacím obvodem 10. řídící obvod 2 dává povel k nastavení počátečních podmínek čítače 2 času a čítače χ frekvence a v dalším kroku povel k dalšímu měření, začínajíoímu čítáním vpřed.The output signal of the first evaluation circuit 12 is applied to a control circuit 2s which terminates the forward count. The states of the time counter 6 and the frequency counter χ achieved are maintained throughout the measurement interval. Upon completion of this, the control circuit 2 enables reverse counting for the same amount of time. The remaining content of the χ frequency counter is proportional to the increase or decrease. decrease of measured quantity. In the next step it is evaluated by the second evaluation circuit 10 whether the measured value has reached the desired derivative. If so, the output signal activates the logic circuit 11 which terminates the measurement by blocking the gate 2 and further informing the output terminal 16 . Feedback from the output of the second evaluation circuit 10 to the input of the second gate circuit 2 avoids the occurrence of undesirable conditions. If the second evaluation circuit 10 is not evaluated, the control circuit 2 gives the command to set the initial conditions of the time counter 2 and the frequency counter χ and in the next step to command the next measurement, starting with the counting forward.
Zapojení obvodu podle vynálezu je vhodné pro všechny případy měření veličin s velmi malou derivací.The circuit according to the invention is suitable for all cases of measurement of quantities with very low derivative.
PředmětSubject
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS851919A CS244085B1 (en) | 1985-03-19 | 1985-03-19 | Time variable derivation measuring and evaluating circuit connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS851919A CS244085B1 (en) | 1985-03-19 | 1985-03-19 | Time variable derivation measuring and evaluating circuit connection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS191985A1 CS191985A1 (en) | 1985-08-15 |
| CS244085B1 true CS244085B1 (en) | 1986-07-17 |
Family
ID=5354770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS851919A CS244085B1 (en) | 1985-03-19 | 1985-03-19 | Time variable derivation measuring and evaluating circuit connection |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS244085B1 (en) |
-
1985
- 1985-03-19 CS CS851919A patent/CS244085B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS191985A1 (en) | 1985-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232437B1 (en) | Current measuring device of solid state motor controller | |
| US3566265A (en) | Compensated step ramp digital voltmeter | |
| US4527126A (en) | AC parametric circuit having adjustable delay lock loop | |
| CS244085B1 (en) | Time variable derivation measuring and evaluating circuit connection | |
| US4864224A (en) | Measuring method for determining the difference between an A-C voltage and another voltage, as well as a measuring device for carrying out the same | |
| US3701142A (en) | Integrating converters with synchronous starting | |
| US3605028A (en) | Circuit arrangement for the multiplication of two variables | |
| US3412328A (en) | Counting ratemeter with manual override of long time constant | |
| NL7503179A (en) | Electronic measurement of fluid quantity in vessel - capacitor formed by electrodes and fluid originates signal sequence | |
| RU1816316C (en) | Device for measuring volume of product and for its weighing-out | |
| EP0122984A1 (en) | Time measuring circuit | |
| SU389475A1 (en) | VPTB | |
| KR890004757Y1 (en) | Surge Current Measuring Circuit | |
| US3514634A (en) | Circuit for converting voltage to time | |
| RU1780051C (en) | Device for checking automatic cutouts | |
| SU900217A1 (en) | Digital resistance meter | |
| SU473114A1 (en) | Digital Integrating Voltmeter | |
| SU382983A1 (en) | AUTOMATIC TEST DEVICE | |
| SU434335A1 (en) | DEVICE FOR MEASUREMENT OF MAGNETIC AND ELECTRIC VALUES | |
| SU479054A1 (en) | Method for digital measurement of deviation of resistance | |
| SU118867A1 (en) | The method of measuring the average level of the signal at the input of the radio | |
| SU367545A1 (en) | ||
| CS206229B1 (en) | Connection for digital evaluation of measuring the thickness of material by the ultrasound | |
| KR890005685Y1 (en) | Calorimeter | |
| JPH0499985A (en) | Radiation meter |