CS243281B1

CS243281B1 - A circuit for automatically reading an instruction into an operating processor instruction register

Info

Publication number: CS243281B1
Application number: CS848443A
Authority: CS
Inventors: Vlastimil Drab; Josef Kelbler; Zdenek Zapletal
Original assignee: Vlastimil Drab; Josef Kelbler; Zdenek Zapletal
Priority date: 1984-11-06
Filing date: 1984-11-06
Publication date: 1986-06-12
Also published as: CS844384A1

Abstract

Zapojení se týká oboru počítačové techniky a řeší problém zvýšení rychlosti operačního procesoru počítače. Tento problém řeší vynález tím, že obsahuje vyrovnávací paměť pro pole instrukcí, odkud se pomocí přepínače výběru instrukce a přepínače degradace přesouvá nová instrukce do paměti instrukce. Výběr nové instrukce je řízen jednak ovládacím vstupem, jednak obsahem paměti nové adresy, jejíž obsah je v každé instrukci aktualizován. Aktualizace se provádí pomocí přepínače nové adresy, buď sečtením obsahu paměti adresy s obsahem paměti délky instrukce, nebo pouze přesunem obsahu paměti adresy. Volba záleží na hodnotě pomocného klopného obvodu, který je ovládán z řídicího vstupu.The circuit relates to the field of computer technology and solves the problem of increasing the speed of a computer's operating processor. This problem is solved by the invention by including a buffer memory for the instruction array, from where a new instruction is moved to the instruction memory using an instruction selection switch and a degradation switch. The selection of a new instruction is controlled both by the control input and by the content of the new address memory, the content of which is updated in each instruction. The update is performed using the new address switch, either by adding the content of the address memory with the content of the instruction length memory, or by simply moving the content of the address memory. The choice depends on the value of the auxiliary flip-flop, which is controlled from the control input.

Description

(54) Obvod pro automatické předečítání instrukce do instrukčního registru operačního procesoru(54) A circuit for automatically reading an instruction into an instruction register of an operating processor

Zapojení se týká oboru počítačové techniky a řeší problém zvýšení rychlosti operačního procesoru počítače. Tento problém řeší vynález tím, že obsahuje vyrovnávací paměť pro pole instrukcí, odkud se pomocí přepínače výběru instrukce a přepínače degradace přesouvá nová instrukce do paměti instrukce. Výběr nové instrukce je řízen jednak ovládacím vstupem, jednak obsahem paměti nové adresy, jejíž obsah je v každé instrukci aktualizován. Aktualizace se provádí pomocí přepínače nové adresy, buď sečtením obsahu paměti adresy s obsahem paměti délky instrukce, nebo pouze přesunem obsahu paměti adresy. Volba záleží na hodnotě pomocného klopného obvodu, který je ovládán z řídicího vstupu.Involvement is related to the field of computer technology and solves the problem of increasing the speed of the computer's processor. The present invention solves this problem by including an instruction field buffer from where the new instruction switch and the degradation switch move the new instruction to the instruction memory. The selection of a new instruction is controlled by both the control input and the contents of the memory of the new address, the contents of which are updated in each instruction. The update is performed using the new address switch, either by adding the contents of the address memory to the contents of the instruction length, or by simply moving the contents of the address memory. The choice depends on the value of the auxiliary flip-flop which is controlled from the control input.

4 3 2 8181

Vynález se týká obvodu pro automatické předečítání instrukce do instrukčního registru operačního procesoru.The invention relates to a circuit for automatically reading an instruction into an instruction register of an operating processor.

Dosavadní známá zapojení pro částečné předečítání instrukcí obsahovala paměť, do které se části instrukce obsahující operační znak předečítala pomocí mikroprogramového vybavení, jež bylo vlastně součástí mikroprogramu prováděné instrukce. Tento způsob značně prodlužoval prováděnou instrukci a zpomaloval operační rychlost počítače. Předečtení nebylo úplné a navíc paměť pro předečtení instrukce používal operační procesor i pro jiné účely.The prior art instructions for partially reading instructions contained a memory into which the portion of the instruction containing the operating feature was read by means of a software which was actually part of the instruction program's microprogram. This method greatly extended the instruction performed and slowed down the operating speed of the computer. The readout was incomplete and, in addition, the instruction read memory was used by the operating processor for other purposes.

Uvedené nevýhody odstraňuje zapojení obvodu pro automatické předečítání instrukce do instrukčního registru operačního procesoru podle vynálezu, jehož podstata spočívá v tom, že na první vstup přepínače výběru instrukce je připojen výstup vyrovnávací paměti, na jejíž vstup je připojen datový vstup celého obvodu. Druhý vstup přepínače výběru instrukce je připojen na výstup paměti nové adresy, jejíž vstup je spojen s výstupem přepínače nové adresy. První datový vstup přepínače nové adresy je připojen jak k výstupu sčítačky, tak k prvnímu datovému vstupu přepínače adresy, jehož výstup je připojen na vstup paměti adresy. Na druhý datový vstup přepínače adresy je připojen nejen adresový vstup celého obvodu, ale také první datový vstup přepínače degradace. Na třetí ovládací vstup přepínače adresy je připojen jak řídicí vstup celého obvodu, tak vstup pomocného klopného obvodu, jehož výstup je připojen na třetí ovládací vstup přepínače nové adresy. Výstup paměti adresy je připojen na první vstup sčítačky a rovněž na druhý datový vstup přepínače nové adresy. Druhý vstup sčítačky je spojen s výstupem paměti délky instrukce, jejíž vstup je připojen na výstup přepínače degradace a rovněž na vstup paměti instrukce. Výstup paměti instrukce je spojen s výstupem celého obvodu. Výstup přepínače výběru instrukce je připojen na druhý datový vstup přepínače degradace, na jehož ovládací vstup je připojen ovládací vstup celého obvodu.These drawbacks are eliminated by the connection of the automatic instruction reading circuit to the instruction register of the operating processor according to the invention, characterized in that a buffer output is connected to the first input of the instruction selection switch, to which the data input of the entire circuit is connected. The second input of the instruction selection switch is connected to the new address memory output, the input of which is connected to the new address switch output. The first data input of the new address switch is connected to both the adder output and the first data input of the address switch whose output is connected to the address memory input. Not only the address input of the entire circuit, but also the first data input of the degradation switch is connected to the second data switch input address. Both the control circuit of the entire circuit and the input of the auxiliary flip-flop whose output is connected to the third control input of the new address switch are connected to the third control input of the address switch. The address memory output is connected to the first input of the adder and also to the second data input of the new address switch. The second adder input is coupled to the instruction length memory output, the input of which is connected to the degradation switch output as well as the instruction memory input. The instruction memory output is connected to the output of the entire circuit. The output of the instruction selection switch is connected to the second data input of the degradation switch, to whose control input the control input of the entire circuit is connected.

Zapojení obvodu pro automatické předečítání instrukce do instrukčního registru operačního procesoru podle vynálezu má proti známým zapojením výhodu v tom, že se předečítá celá následující instrukce do instrukčního registru z vyrovnávací paměti pomocí přepínače výběru instrukce a přepínače degradace. Tím se zkracuje doba provádění instrukce, což vede k vyšší výkonnosti operačního procesoru. Předečítání probíhá automaticky a převážně asynchronně s paralelně běžícím operačním procesorem. Zapojení současně umožňuje pomalé předečítání instrukcí po částech pomocí mikroprogramového vybavení v průběhu provádění instrukce. Tato degradace předečítání je výhodná při takových poruchách technického vybavení, které znemožňuje normální funkci obvodu podle vynálezu.Wiring an automatic instruction read circuit to an instruction register of an operating processor according to the invention has the advantage over known wiring in that the entire following instruction is read into the instruction register from the buffer using an instruction selection switch and a degradation switch. This shortens the execution time of the instruction, resulting in higher operating processor performance. The reading is done automatically and mostly asynchronously with the parallel running operating processor. At the same time, the wiring allows slow reading of the instructions in parts by means of the software during the execution of the instruction. This degradation of the reading is advantageous in the case of failures of the hardware which prevent the normal operation of the circuit according to the invention.

Zapojení podle vynálezu je schematicky znázorněno na připojeném výkresu.The circuit according to the invention is shown schematically in the attached drawing.

Na první vstup přepínače 2 výběru instrukce je připojen výstup 110 vyrovnávací paměti 1, na jejíž vstup je připojen datový vstup 15 celého obvodu. Druhý vstup přepínače 2 výběru instrukce je připojen na výstup 71 paměti 7 nové adresy, jejíž vstup je spojen s výstupem 81 přepínače 8 nové adresy. První datový vstup přepínače 8 nové adresy je připojen jak k výstupu 101 sčítačky 10, tak k prvnímu datovému vstupu přepínače 11 adresy, jehož výstup 111 je připojen na vstup paměti 9 adresy. Na druhý datový vstup přepínače 11 adresy je připojen nejen adresový vstup 13 celého obvodu, ale také první datový vstup přepínače 3 degradace. Na třetí ovládací vstup přepínače 11 adresy je připojen jak řídicí vstup 12 celého obvodu, tak vstup pomocného klopného obvodu 6, jehož výstup 61 je připojen na třetí ovládací vstup přepínače 8 nové adresy. Výstup 91 paměti 9 adresy je připojen na první vstup sčítačky 10 a rovněž na druhý datový vstup přepínače 8 nové adresy. Druhý vstup sčítačky 10 je spojen s výstupem 51 paměti 5 délky instrukce, jejíž vstup je připojen na výstup 31 přepínače 3 degradace a rovněž na vstup paměti 4 instrukce. Výstup 41 paměti 4 instrukce je spojen s výstupem 16 celého obvodu. Výstup 21 přepínače 2 výběru instrukce je připojen na druhý vstup přepínače 3 degradace, na jehož třetí ovládací vstup je připojen ovládací vstup 14 celého obvodu.Buffer 1 output 110 is connected to the first input of instruction selection switch 2, to which input data 15 of the entire circuit is connected. The second input of the instruction selection switch 2 is connected to the output 71 of the new address memory 7, the input of which is connected to the output 81 of the new address switch 8. The first data input of the new address switch 8 is connected to both the output 101 of the adder 10 and the first data input of the address switch 11, the output 111 of which is connected to the address memory 9. Not only the address input 13 of the entire circuit, but also the first data input of the degradation switch 3 is connected to the second data input of the address switch 11. Both the control circuit 12 of the entire circuit and the input of the auxiliary flip-flop 6 are connected to the third control input of the address switch 11, the output of which is connected to the third control input of the new address switch 8. The output 91 of the address memory 9 is connected to the first input of the adder 10 as well as to the second data input of the new address switch 8. The second input of the adder 10 is connected to the output 51 of the instruction length memory 5, the input of which is connected to the output 31 of the degradation switch 3 as well as the input of the instruction memory 4. The output 41 of the instruction memory 4 is coupled to the output 16 of the entire circuit. The output 21 of the instruction selection switch 2 is connected to the second input of the degradation switch 3, to whose third control input the control input 14 of the entire circuit is connected.

Během provádění instrukce, která je operačnímu procesoru poskytnuta na výstupu 16 celého obvodu z výstupu 41 paměti 4 instrukce, se ve sčítačce 10 zjišťuje nová adresa následující instrukce, která vzniká sečtením obsahu paměti 5 délky instrukce a obsahu paměti 9 adresy. Tento součet se z výstupu 101 sčítačky 10 přes první datový vstup a dále z výstupu 81 přepínače 8 nové adresy nahraje do paměti 7 nové adresy. Pomocí výstupu paměti 7 nové adresy se ovládá přepínač 2 výběru instrukce tak, že se v poslední mikroinstrukci právě prováděné instrukce nahraje z vyrovnávací paměti 1 nová následující instrukce ještě přes přepínač 3 degradace do paměti 4 instrukce. Zároveň se nahraje informace o délce nové instrukce z výstupu 31 přepínače 3 degradace do paměti 5 délky instrukce a adresa nové instrukce z výstupu 101 sčítačky 10 přes první datový vstup přepínače 11 adresy do paměti 9 adresy. Před provedením první instrukce se pomocí řídicího vstupu 12 celého obvodu a výstupu 61 pomocného klopného obvodu 6 nahraje z adresového vstupu 13 celého obvodu adresa této první instrukce do paměti 9 adresy přes druhý datový vstup přepínače 11 adresy a dále z výstupu 91 přes druhý datový vstup přepínače 8 nové adresy do paměti 7 nové adresy. Z datového vstupu 15 celého obvodu je do vy243281 rovnávací paměti 1 nahráváno pole následujících instrukcí. Při degradaci automatického předečítání instrukcí je adresový vstup 13 celého obvodu používán jednak k nahrání adresy prováděné instrukce do paměti 9 adresy přes druhý datový vstup přepínače 11 adresy, který je ovládán pomocí signálu z řídicího vstupu 12 celého obvodu, jednak k nahrání instrukce do paměti 4 instrukce přes první datový vstup přepínače 3 degradace ovládaného pomocí signálu, který je přiveden na třetí ovládací vstup přepínače 3 degradace z ovládacího vstupu 14 celého obvodu.During the execution of the instruction that is provided to the operating processor at the output 16 of the entire circuit from the output 41 of the instruction memory 4, a new address of the following instruction is obtained in the adder 10. This sum is loaded into the memory 7 of the new address from the output 101 of the adder 10 via the first data input and further from the output 81 of the new address switch 8. By the output of the new address memory 7, the instruction selection switch 2 is operated by loading a new following instruction from the instruction buffer 1 in the last micro-instruction of the instruction being executed, through the degradation switch 3 into the instruction memory 4. Simultaneously, the length of the new instruction from the output 31 of the degradation switch 3 is loaded into the instruction length memory 5 and the address of the new instruction from the output 101 of the adder 10 via the first data input of the address switch 11 to the address memory 9. Before executing the first instruction, the address of the first instruction is loaded into the address memory 9 via the second data input of the address switch 11 and further from the output 91 via the second data input of the switch 8 new addresses in memory 7 new addresses. From the data input 15 of the entire circuit, a field of the following instructions is loaded into the buffer 243281. In automatic instruction readout degradation, the address circuit 13 of the entire circuit is used to load the address of the instruction being executed into the address memory 9 via the second data input of the address switch 11 which is controlled by the signal from control circuit 12 of the circuit. via the first data input of the degradation switch 3 controlled by the signal that is applied to the third control input of the degradation switch 3 from the control input 14 of the entire circuit.

Zapojení podle vynálezu lze s výhodou použít v operačních procesorech číslicových počítačů.The circuitry according to the invention can be advantageously used in operational computer processors of digital computers.

Claims

Subject

A circuit for automatically reading an instruction into an instruction register of an operating processor, characterized in that the first input of the instruction selection switch (2) is connected to an output (110) of a memory buffer (1) to which the data input (15) of the whole circuit is connected. the second input of the instruction selection switch (2) is connected to the output (71) of the new address memory (7), the input of which is connected to the output (81) of the new address switch (8), the first data input of which is connected to the output (101) to the first data input of the address switch (11) whose output (111) is connected to the address memory (9) input, while the second data input of the switch (11j address is connected not only to the address input (13) of the whole circuit) but also the first data input of the degradation switch (3), with the third control

YNALEZU switch input (L1 address is connected to both control input (12) of the whole circuit as well as input of auxiliary flip-flop (6), output (61) of which is connected to the third control input of switch (8) of new address, (9) the address is connected to the first input of the adder (10) and also to the second data input of the new address switch (8), the second input of the adder (10) being connected to the output (51) of the instruction length memory (5). connected to the output (31) of the degradation switch (3) as well as to the memory input (4) of the instruction whose output (41) is the output of the entire circuit, while the output (21) of the instruction select switch (2) is connected to the second data input of 3) degradation, the third control input of which is the control input (14) of the entire circuit.