CS239507B1

CS239507B1 - Wiring of two-stage adder

Info

Publication number: CS239507B1
Application number: CS814995A
Authority: CS
Inventors: Igor Holub
Original assignee: Igor Holub
Priority date: 1981-06-30
Filing date: 1981-06-30
Publication date: 1986-01-16
Also published as: CS499581A1

Abstract

Zapojení řeší problém zjednodušeni logické struktury kombinace sčitačka-střádač s možností inverze obsahu střádače. Podstatou zapojení je použiti klopného obvodu typu T namísto klopného obvodu typu D ve střádači a současném vypuštění toho vstupu klasické sčítačky, který bývá v dosud známých případech spojen s výstupem střádače. Zbývající dva vstupy sčítačky, přenosový a vstup druhého sčítance jsou přes obvod "výlučné nebo" a součtový logický obvod spojeny se signálovým vstupem klopného obvodu typu T. Druhý vstup obvodu "nebo" slouží k inverzi obsahu střádače. Přenos do vyššího řádu sčítačky je generován běžným, dosud známým obvodem. Zapojeni může být využito ve výpočetní, měřici a řídicí technice.The circuit solves the problem of simplifying the logical structure of the adder-accumulator combination with the possibility of inverting the accumulator content. The essence of the circuit is to use a T-type flip-flop instead of a D-type flip-flop in the accumulator and simultaneously omit the input of the classic adder, which in previously known cases is connected to the accumulator output. The remaining two inputs of the adder, the transfer and the input of the second adder, are connected to the signal input of the T-type flip-flop via an "exclusive or" circuit and a sum logic circuit. The second input of the "or" circuit is used to invert the accumulator content. The transfer to a higher order of the adder is generated by a conventional, previously known circuit. The circuit can be used in computing, measuring and control technology.

Description

Vynález se týká zapojení stupně dvojkové sčítačky, jehož součástí je odpovídající bištabilní klopný obvod střadače a který je případně vybaven vstupem pro inverzi obsahu tohoto střadače,. jež slouží k přičítání a případně též k odečítání, dvojkovýc^čísel od obsahu střadače.The invention relates to a binary adder stage incorporating a corresponding bilatable flip-flop of the inverter and optionally equipped with an input for inverting the contents of the inverter. which is used to add and possibly subtract binary numbers from the content of the inverter.

Dosud známá zapojení stupně dvojkové sčítačky jsou kombinační obvody, vybavené dvěma sčítacími vstupy, jedním vstupem. pro přenos z nižšího řádu sčítačky, jedním výstupem součtu a jedním přenosovým výstupem do vyššího řádu sčítačky. Součástí zařízení, sestaveného z těchto stupňů bývá prakticky vždy střádač, tvořený obvykle klopnými obvody typu D. Takto vytvořená sčítačka není optimální vzhledem k množství základních logických prvků, potřebných k její realizaci. Navíc nelze. jednoduchým, způsobem realizovat inverzi obsahu střadače, umožňující provádět též odčítání.So far known binary adder stage connections are combination circuits, equipped with two addition inputs, one input. for transmission from the lower order of the adder, one sum output and one transmission output to the higher order of the adder. In principle, a storage device consisting of D-type flip-flops is a part of the system consisting of these stages. The adder formed in this way is not optimal with respect to the number of basic logic elements required for its implementation. Moreover, you cannot. in a simple way, inverse the content of the inverter, allowing for subtraction.

Výše uvedené nevýhody odstraňuje zapojení stupně dvojkové sčítačky s odpovídající parnětovou buňkou střadače podle vynálezu. Jeho podstatou je, že. páměíová buňka střadače je tvořena klopným obvodem typu T, jehož signálový vstup je spojen s výstupem kombinačního logického obvodu, pro generaci řídicího signálu a jehož přímý výstup je spojen s pomocným vstupem kombinačního logického obvodu pro generaci přenosu do vyššího řádů jenž je nejvýše dvouvodičovým vedením spojen s kombinačním; logickým obvodem pro generaci řídicího signálu a jehož hlavní vstupy jsou spojeny jednak s hlavními vstupy kombinačního logického obvodu pro generaci řídicího signálu, jednak s přenosovým vstupem zapojení a přičítáním vstupem zapojení a jehož výstup je. spojen s přenosovým, výstupem zapojení, přičemž pomocný vstup kombinačního logického obvodu pro generaci řídi2The above disadvantages are avoided by engaging the binary adder stage with the corresponding chopper cell of the invention. Its essence is that. the spire cell of the inverter is formed by a T-type flip-flop whose signal input is coupled to the output of the combinational logic circuit for generating a control signal and whose direct output is coupled to the auxiliary input of the combinational logic circuit to generate combinational; the control signal generating circuit and whose main inputs are connected to the main inputs of the combinational control signal generation logic circuit, to the transmission input of the wiring and addition of the wiring input, and whose output is. connected to the transmission output of the wiring, the auxiliary input of the combinational logic circuit for the generation of the controller2

239 507 čího signálu je spojen, se. vs tupenu zapojeni pro komplementaci obsahu střádače a dále hodinový vstup klopného obvodu typu T je spojen s hodinovým: vstupem: zapojení, nulovací vstup tohoto obvodu je spo jen s hulovacím vstupem zapo jení a přímý a negovaný výstup tohoto obvodu jsou spojeny s přímým a negovaným výstupem zapojení· Jednou z možných konkrétních realizací kombinačního- logického obvodu pro generaci řídicího signálu, klopného obvodu typu T je sériové zapojeni logického obvodu výlučné nebo a logického obvodu negace logického součinu..239 507 whose signal is connected to. in tupen circuit for complementing the accumulator contents, and the clock input of the T-type flip-flop is connected to the clock input: wiring, the reset input of this circuit is only connected to the hulking input, and the direct and negated output of this circuit is connected to the connection · One of the possible concrete implementations of the combination-logic circuit for generating the control signal, the T-type flip-flop is the serial connection of the exclusive or logic circuit of the negation of the logic product.

Výhoda zapojení podle vynálezu spočívá v tom,, že stav klopného obvodu typu T, použitého ve střádači, vždy reprezentuje hodnotu jednoho sčítance, a proto vlastní sčítačka zpracovává pouze dva vstupní signály - přenos z nižšího? řádu a vstup druhého sčítance. Tím. je redukována i její obvodová struktura, protože klasická funkce ”aritmetický součet” se redukuje na logickou funkci výlučné nebo. Kromě toho lze u zapojení podle vynálezu přímo provádět inverzi obsahu střádače, což u dosud známých zapojení není možné. K tomu slouží zdvojení signálových vstupů klopných obvodů střadače.The advantage of the circuit according to the invention is that the state of the T-type flip-flop used in the accumulator always represents the value of one addition, and therefore the adder itself processes only two input signals - transmission from the lower one? order and input of the second add. The team. its circumferential structure is also reduced because the classical function "arithmetic sum" is reduced to a logical function exclusive or. In addition, in the circuit according to the invention, the content of the storage device can be inverted directly, which is not possible with the hitherto known circuit. This is done by doubling the signal inputs of the flip-flop of the inverter.

Na připojeném výkresu představuje obr.l blokové schéma zapojení podle vynálezu a obr.2 jednu z možných, realizací tohoto zapojení pomocí elementárních logických obvodů..In the accompanying drawing, FIG. 1 is a block diagram of the circuit according to the invention and FIG. 2 is one possible implementation of this circuit using elementary logic circuits.

Na o?br..1 je pamělová buňka střádače tvořena klopným obvodem? £ typu. T, jehož signálový vstup 12 je. spojen s výstupem 2J, kombinačního logického obvodu £ pro generaci řídicího, signálu a jehož přímý výstup 13 je. spo jen s pomocným vstupem kombinačního logického obvodu £ pro. generaci přenosu do vyššího řádu jenž je nejvýše dvouvodičovým vedením £ spojen s kombinačním logickým obvodem 2_ pro generaci řídicího signálu a jehož hlavní vstupy 31 J2 jsou spojeny jednak s hlavními vstupy 21 . 22 kombinačního logického obvodu 2. pro? generaci řídicího signálu, jednak s přenosovým vstupem. p_] zapojení' a přičítacíte vstupem a. zapo jení a jehož výstup^ je spojen s přenosovým výstupem je. zapojení, přičemž pomocný vstup 2£ kom?· binačního logického? obvodu £ pro generaci řídicího signálu je spojen se vstupem k. zapojení pro komplementaci obsahu střádá— če. a dále hodinový vstup 11 klopného? obvodu £ typu T je spo>jen s hodinovým vstupem h zapojení, nulovací vstup: £j tohotoOn o? Br..1 is the storage cell of the accumulator formed by a flip-flop? £ type. T, whose signal input 12 is. is connected to the output 20 of the control logic circuit 6 for generating the control signal and whose direct output 13 is. together with the auxiliary input of the combinational logic circuit 6 for. a higher order transmission which is connected at most by a two-wire line 6 to a control logic combination circuit 2 and whose main inputs 31, 12 are connected to the main inputs 21, on the one hand. 22 of the combinational logic circuit 2 for? generation of the control signal, on the one hand with the transmission input. p_] wiring 'and added to the input a. wiring, with the auxiliary input 2 £ of the combination logic? The control signal generation circuit 6 is coupled to an input for complementing the content of the storage device. and then the clock input 11 flip? of the T-type circuit 5 is associated only with the clock input h of the wiring, the reset input: of this

239 507 abvndui je spojen. s nulová cím vstupem r zapojení a přímý a negovaný výstup u, u tohoto obvodu jsou spojeny s přímým a negovaným výstupem b^,_; h zapojení·239 507 abvndui is connected. The more the zero input R and direct involvement and in negated output for this circuit are connected to the direct and negated output b _^,; h connection ·

Na obr»2 je kombinační logický obvod. 2^ pro- generaci řídi— čího signálu, klopného obvodu 1_ typu T tvořen, sériovým zapojením logického obvodu 25 výlučné nebo. a logického, obvodu. 26 negace logického součinu·.Fig. 2 shows a combinational logic circuit. 2 to generate a control signal, a T-type flip-flop 7 formed by a series connection of the logic circuit 25 exclusively or. and logical circuit. Negation of logical product.

činnost zapojení vyplývá z; elementárních pravidel pro sčítání ve dvojkové číselné soustavě· Jelikož jeden ze sčítanců je dán stavem klopného obvodu před příchodem aktivní hrany hodinového impulzu, zatímco· stav po jejím příchodu je obrazem aritmetického součtu, obou. sčítanců,, je změna stavu tohoto obvodu dána logickou funkcí' výlučné nebo o dvou proměnných,; jimiž jsou. druhý sčítanec a přenos z nižšího řádu sčítačky»engagement activity results from; · Since one of the adders is given by the state of the flip-flop before the arrival of the active edge of the clock pulse, the state after its arrival is an image of the arithmetic sum, both. Addition, the change in state of this circuit is given by a logic function, exclusive or two variables. they are. second add and transfer from lower order adder »

Tuto. funkci realizuje kombinační logický obvod 2_ se vstupy 21 22 a výstupem 23» který řídí ovládací, vstup 12 bistabilního; obvodu i. Pokud je. požadována nezávislá možnost inverze obsahu střadače, je součástí logického obvodu 2. ještě dvouvstupové hradlo ‘“nebo vřazené mezi výstup hradla výlučné nebo a ovládací vstup 12 klopného obvodu, jehož druhý vstup slouží' k iThis. the function is realized by a combination logic circuit 2 with inputs 21 22 and an output 23 which controls the control input 12 bistable; circuit i. an independent possibility of inverting the content of the inverter is required, part of the logic circuit 2 is a two-input gate ‘“ or interposed between the gate output exclusive or and the control input 12 of the flip-flop, the second input of which

provádění této reverzace.. Na obr.2 je toto hradlo realizováno obvodem, negace logického součinu s negovanými vstupními signály.. Logický signál přenosu do vyššího j'ádu je vytvořen realizací stejné logické funkce jako u klasické, dosud známé sčítačky,. kombinačním obvodem který realizuje logickou funkcii p = ab + ap_^ + bp_₁. Oba kombinační logické obvody 2 s mohou. mít při praktické realizaci některé části společné, což j.e. na obr.1 vyznačeno jejich spojením £.In Fig. 2, this gate is realized by a circuit, negating the logic product with negated input signals. The logic signal of the transmission to the higher order is created by realizing the same logic function as in the conventional adder known hitherto. a combination circuit that realizes the logic function p = ab + ap_ ^ + bp_ ₁ . Both combinational logic circuits 2 s can. 1, which is indicated by their connection 6 in FIG.

Vynález může být využit ve výpočetní, měřicí a řídicí technice»The invention can be used in computing, measuring and control technology »

Claims

t “Two-stage connection; The corresponding steam input (12) is connected to the output (23) of the control logic circuit (2) for the generation of the control circuit. signal and whose direct output (13) is connected only with? the auxiliary input (34) of the combinational logic circuit (3) for generating a higher order transmission dd which is? maximum? dvojlllčovým? by a line (4) connected to a combination logic circuit (2) for the generation of a control circuit. signal and whose main inputs (31, 32) are connected to the main. inputs (21, 22) of the combinational logic circuit (2) for generating the control signal, on the one hand, and the transmission input (p_q), and the increment input (s), and whose output (33) is connected to the transmission output (p); auxiliary input / 24 / combination? of a logic circuit (2) for generating a control signal, it is coupled to the input (k) of the wiring for. the content complement, the inverter and the clock input (11) of the T-type flip-flop (1) is connected to the clock input (h) of the wiring, the reset input (1.5) of this? the circuit is connected and the reset input (r) is connected and the direct and negated output (13, 14) of this circuit is connected to the direct and negated output / b, b / wiring ·

2. The circuit according to claim 1, characterized in that the combination logic circuit (2) for generating the T-type flip-flop control signal (1) comprises a series connection of the exclusive or logic circuit (25) and the logic product (26) negation.