CS238108B1 - Wiring to evaluate the first and higher frequency derivations - Google Patents
Wiring to evaluate the first and higher frequency derivations Download PDFInfo
- Publication number
- CS238108B1 CS238108B1 CS831065A CS106583A CS238108B1 CS 238108 B1 CS238108 B1 CS 238108B1 CS 831065 A CS831065 A CS 831065A CS 106583 A CS106583 A CS 106583A CS 238108 B1 CS238108 B1 CS 238108B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- preset
- logic
- counter
- circuit
- Prior art date
Links
Landscapes
- Control Of Multiple Motors (AREA)
Abstract
Řeší způsoby číslicového vyhodnocení první a vyšších derivací kmitočtu. Tím nabízí nové regulační vlastnosti v oboru regulace elektrických strojů. Podstata spočívá v tom, že na první vstup logického kombinačního, obvodu je připojen výstup symetrického generátoru ‘impulsů a současně je přiveden i na první vstup logického sekvenčního obvodu. První výstup logického kombinačního obvodu je připojen na první čítači vstup přednastavitelného reverzibilního čítače, přičemž druhý výstup logického kombinačního obvodu je přiveden na druhý čítači vstup přednastavitelného reverzibilního čítače. Na třetí vstup nastavení předvolby přednastavitelného reverzibilního čítače je připojen první výstup logického sekvenčního obvodu. Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstup předvolby přednastavitelného reverzibilního čítače, jehož výstupy jsou přivedeny na vstupy logického sekvenčního obvodu. Výstupy logického sekvenčního obvodu jsou pak nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.It solves the methods of digital evaluation of the first and higher derivatives of the frequency. This offers new control properties in the field of control of electrical machines. The essence lies in the fact that the output of the symmetrical pulse generator is connected to the first input of the logic combination circuit and is also fed to the first input of the logic sequence circuit. The first output of the logic combination circuit is connected to the input of the preset reversible counter on the first counter, while the second output of the logic combination circuit is fed to the input of the preset reversible counter on the second counter. The first output of the logic sequence circuit is connected to the third input of the preset setting of the preset reversible counter. A group of logical states is created using switches, which are fed to the preset input of the preset reversible counter, the outputs of which are fed to the inputs of the logic sequence circuit. The outputs of the logic sequence circuit then carry information about the first, or possibly higher, derivative of the input frequency.
Description
(54) Zapojení pro vyhodnocení první a vyšší derivace kmitočtu(54) Wiring for evaluation of the first and higher frequency derivative
Řeší způsoby číslicového vyhodnocení první a vyšších derivací kmitočtu. Tím nabízí nové regulační vlastnosti v oboru regulace elektrických strojů.It solves methods of digital evaluation of first and higher frequency derivatives. This offers new control features in the field of electrical machine control.
Podstata spočívá v tom, že na první vstup logického kombinačního, obvodu je připojen výstup symetrického generátoru ‘impulsů a současně je přiveden i na první vstup logického sekvenčního obvodu. První výstup logického kombinačního obvodu je připojen na první čítači vstup přednastavitelného reverzibilního čítače, přičemž druhý výstup logického kombinačního obvodu je přiveden na druhý čítači vstup přednastavitelného reverzibilního čítače.The principle is that the output of the symmetrical pulse generator připojen is connected to the first input of the logic combinational circuit and is also connected to the first input of the logical sequential circuit. The first output of the logic combiner circuit is connected to a first counter input of a preset reversible counter, the second output of the logic combiner circuit is coupled to a second counter input of a preset reversible counter.
Na třetí vstup nastavení předvolby přednastavitelného reverzibilního čítače je připojen první výstup logického sekvenčního obvodu. Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstup předvolby přednastavitelného reverzibilního čítače, jehož výstupy jsou přivedeny na vstupy logického sekvenčního obvodu. Výstupy logického sekvenčního obvodu jsou pak nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.The first logic sequential circuit output is connected to the preset preset reversible counter preset input. The switches create a group of logic states that are applied to the preset input of a preset reversible counter whose outputs are applied to the inputs of the logic sequential circuit. The outputs of the logic sequential circuit then carry information about the first or higher derivative of the input frequency.
Vynález se týká zapojení pro vyhodnocení první, případně i vyšší derivace kmitočtu. Vynálezu je možno použít například pro regulaci otáček asynchronních motorů, regulaci otáček stejnosměrných motorů, nebo pro regulaci kmitočtu synchronních alternátorů, pracujících paralelně do napájecí sítě.The invention relates to a circuit for evaluating a first and possibly a higher frequency derivative. The invention can be used, for example, to control the speed of asynchronous motors, to control the speed of DC motors, or to control the frequency of synchronous alternators operating in parallel to the power supply network.
Dosud známé způsoby regulace otáček asynchronních a stejnosměrných motorů pracují na principu optimální regulace. Například při požadavku změny nižších otáček motoru na vyšší otáčky je během doby regulace udržován konstantní maximální proud motoru až do doby, kdy je regulace ukončena, tedy do doby, kdy se motor ustálí na nových vyšších otáčkách.The known methods of speed control of asynchronous and DC motors are based on the principle of optimum control. For example, if the engine speed is to be changed to a higher engine speed, a constant maximum motor current is maintained during the control period until the control is terminated, that is, until the engine stabilizes at the new higher engine speed.
Proud motoru pak klesne na proud úměrný zátěži motoru. Během regulace nastává značné urychlení motoru, které může být v některých aplikacích nežádoucí. Například u pohonu- výtahu k vertikální dopravě osob bylo výzkumem pocitů osob prokázáno, že nemá-li průběh jízdy působit na osoby nepříznivě, musí být omezena jednak hodnota maximálního zrychlení nebo zpoždění a dále i hodnota jeho derivace, tedy rychlosti změny zrychlení.The motor current then drops to a current proportional to the motor load. During regulation, there is a considerable acceleration of the motor, which may be undesirable in some applications. For example, in the drive-lift for vertical passenger transport, research into the feelings of persons has shown that if the course of the journey is not to adversely affect persons, the value of maximum acceleration or delay and its derivative, ie the rate of change of acceleration, must be limited.
Ideální průběh jízdy je takový, při němž je právě dosaženo maximálně přípustných hodnot zrychlení a změn zrychlení, které ještě nejsou nepříjemná pro osoby v kabině výtahu. Zvláště aktuální je tomu u rychlovýtahů a u těžních klecí pro přepravu horníků v hlubinných dolech.The ideal course of travel is one in which the maximum permissible acceleration values and acceleration variations that are not yet unpleasant for the occupants of the lift cabin are being reached. This is particularly relevant for high-speed elevators and mining cages for the transport of miners in underground mines.
Mezi jiné známé způsoby rozběhu asynchronního kroužkového motoru, například u rozběhu dálkového pasového dopravníku pro přepravu uhlí nebo zeminy, lze zahrnout i způsob rozběhu motoru v závislosti na okamžitém protimomentu.Among other known methods for starting an asynchronous ring motor, for example when starting a long distance belt conveyor for transporting coal or soil, it is also possible to include a method for starting the motor depending on the immediate counter-momentum.
Takový rozběh motoru se dosud nepodařilo úspěšně realizovat vzhledem k obtížnému zjištění urychlujícího momentu. Urychlující moment motoru je podle momentové rovnice úměrný změně rychlosti motoru, tedy první derivaci rychlosti.Such a start-up of the engine has not yet been successfully realized due to the difficult detection of accelerating torque. According to the torque equation, the accelerating torque of the motor is proportional to the change in motor speed, the first derivative of the speed.
Pokud použijeme na místě čidla rychlosti převodník rychlosti na kmitočet, pak celý problém tkví v určení první derivace kmitočtu.If we use a speed-to-frequency converter instead of a speed sensor, then the whole problem lies in determining the first frequency derivative.
Dosud známé způsoby regulace kmitočtu synchronních alternátorů spočívají v regulaci kmitočtu na základě analogové veličiny, získané převodem z hodnoty kmitočtu, tedy převodníku číslicové veličiny na analogový signál.Hitherto known methods of frequency control of synchronous alternators consist in frequency control based on an analogue value obtained by converting from a frequency value, i.e. a converter of a digital value to an analogue signal.
Používané převodníky jsou však pro průmyslový kmitočet poměrně pomalé, což vede jednak k dlouhé době regulace a jednak ke snížené stabilitě. Pro snížení doby regulace a zvýšení stability regulačního systému.je kromě změny kmitočtu, tedy druhá derivace kmitočtu.However, the converters used are relatively slow for the industrial frequency, leading both to a long regulation time and to a reduced stability. To reduce the control time and increase the stability of the control system, in addition to the frequency change, the second frequency derivative.
Výše uvedené nedostatky odstraňuje zapojení pro vyhodnocení první a vyšší derivace kmitočtu, jehož podstatou je, že na první vstup logického kombinačního obvodu je připojen výstup symetrického generátoru impulsů a současně je přiveden i na první vstup logického sekvenčního obvodu.The above drawbacks eliminate the circuitry for evaluating the first and higher frequency derivatives, which is based on the fact that the output of the symmetrical pulse generator is connected to the first input of the logic combination circuit and is also connected to the first input of the logic sequential circuit.
První výstup logického kombinačního obvodu je připojen na první čítači vstup přednastaví telného reverzibilního čítače, přičemž druhý výstup logického kombinačního obvodu je přiveden na druhý čítači vstup přednastavítelného reverzibilního čítače.The first output of the logic combiner circuit is connected to a first counter input of a preset reversible counter, and the second output of the logic combiner circuit is coupled to a second counter input of a preset reversible counter.
Na třetí vstup nastavení předvolby přednastavítelného reverzibilního čítače je připojen první výstup logického sekvenčního obvodu. Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstup předvolby přednastavitelného reverzibilního čítače, jehož výstupy jsou přivedeny na vstupy logického sekvenčního obvodu.The first logic sequential circuit output is connected to the preset preset reversible counter preset input. The switches create a group of logic states that are applied to the preset input of a preset reversible counter whose outputs are applied to the inputs of the logic sequential circuit.
Výstupy logického sekvenčního obvodu jsou pak nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.The outputs of the logic sequential circuit then carry information about the first or higher derivative of the input frequency.
Zapojením pro vyhodnocení první a vyšší derivace kmitočtu podle vynálezu se dosáhne nových regulačních vlastností asynchronních motorů, nebo stejnosměrných motorů s omezením první, případně vyšší derivace rychlosti motoru.By connecting to the evaluation of the first and higher derivative of the frequency according to the invention, new control properties of asynchronous motors or DC motors with a reduction of the first or higher derivative of the motor speed are achieved.
V případě regulace kmitočtu synchronních alternátorů se zmenší doba regulace a zvýší se stabilita regulovaného systému.In the case of frequency control of synchronous alternators, the control time is reduced and the stability of the controlled system is increased.
Schéma zapojení pro vyhodnocení první a vyšší derivace kmitočtu je znázorněno na výkrese.The wiring diagram for evaluating the first and higher frequency derivatives is shown in the drawing.
Vstupní kmitočet je přiveden na první vstup logického kombinačního obvodu J,. Výstup symetrického generátoru impulsů 2 je připojen jednak na druhý vstup logického kombinačního obvodu _1 a současně i na první vstup logického sekvenčního obvodu _3·The input frequency is applied to the first input of the logic combination circuit. The output of the symmetrical pulse generator 2 is connected both to the second input of the logic combination circuit 1 and to the first input of the logic sequence circuit 3.
První a druhý výstup logického kombinačního obvodu je připojen na první a druhý čítači vstup přednastavitelného reverzibllního čítače _4, na jehož třetí vstup nastavení předvolby je připojen první výstup logického sekvenčního obvodu _3Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstupy 15 předvolby přednastavitelného reverzibilního čítače _4, jehož výstupy jsou přivedeny na vstupy '14 logického sekvenčního obvodu _3.The first and second outputs of the logic combiner circuit are connected to the first and second counters of the preset reversible counter 4, the third preset input of which is connected to the first output of the logic sequential circuit. counter 4, whose outputs are applied to inputs 14 of logic sequential circuit 3.
Výstupy 13 logického sekvenčního obvodu _3 jsou nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.The outputs 13 of the logic sequential circuit 3 carry information about the first or higher derivative of the input frequency.
Přednastavitelný reverzibilní čítač _4 může být sestaven z několika přednastavitelných reverzitiblních čítačů tak, aby bylo dosaženo potřebné kapacity přednastavitelného reverzibilního čítače 4.The presettable reversible counter 4 may be composed of several presettable reversible counters so as to achieve the necessary capacity of the presettable reversible counter 4.
V případě zapojení pro vyhodnocení první derivace kmitočtu je během první půlperiody impulsu symetrického generátoru impulsů 2. přiveden vstupní kmitočet pomocí logického kombinačního obvodu 1 na první čítači vstu vpřed přednastavitelného reverzibilního čítače' zatímco druhý čítači vstup vzad přednastavitelného reverzibilního čítače' 4. je po tuto dobu zablokován.In the case of a circuit for evaluating the first frequency derivative, during the first pulse period of the symmetric pulse generator 2, the input frequency is applied via the logic combination circuit 1 at the first input counter of the preset reversible counter while the second counter input of the rear preset reversible counter is blocked.
Po dobu druhé půlperiody impulsu symetrického generátoru impulsů 2 vytváří logický kombinační obvod situaci opačnou. Tedy vstupní kmitočet je přiveden na druhý čítači vstup vzad přednastavitelného reverzibilního čítače _4, zatímco první čítaoí vstup vpřed přednastavitelného reverzibilního čítače’ 4_ je po tuto druhou půlperiodu zablokován.During the second pulse period of the symmetric pulse generator 2, the logic combination circuit creates the opposite situation. Thus, the input frequency is applied to the second counter input of the pre-adjustable reversible counter 4, while the first counter input of the pre-adjustable reversible counter 4 is blocked for the second half-period.
nastavením přepínačů 5, se vytvoří skupina logických stavů, které jsou přivedeny na vstupy 15 předvolby přednastavitelného reverzibilního čítače’ £.By setting the switches 5, a group of logic states is created that are input to the preset preset reversible counter inputs 15.
' Ten tedy nezačíná čítat od nálového logického stavu, ale od logického stavu, který se nachází -na jeho vstupech’ 15 předvolby přednastavitelného reverzibilního čítače’.4, tedy těsně přes ukončením první periody impulsu symetrického generátoru impulsů 2.Thus, it does not start counting from the neutral logic state, but from the logical state found at its inputs '15 preset preset reversible counter' 4, just after the end of the first pulse period of the symmetric pulse generator 2.
Jeden z výstupů přednastavitelného reverzibilního čítače £ výstup přenos dolů je přiveden na jeden ze vstupů 14 logického sekvenčního obvodu’ jehož jeden z výstupů '13 signalizuje překročení rozdílu impulsů načítaných vpřed, zvětšených o logické stavy na vstupech.' 15 předvolby a impulsů načítaných vzad.One of the outputs of the preset reversible counter 6, the downlink output, is applied to one of the inputs 14 of the logic sequential circuit ’whose one of the outputs 13 signals exceeding the difference of forward pulses increased by the logical states at the inputs. 15 presets and pulses counted backwards.
Jedním z výstupů 13 se tedy signalizuje překročení nastavené první derivace kmitočtu, které bylo předvoleno logickými stavy na přepínačích .5. Skutečnou velikost první derivace ve formě binárního čísla je možno získat na výstupech 13 nastavením nulových logických stavů na vstupech 15 předvolby a připojením výstupů jednotlivých klopných obvodů přednastavitelného reverzibilního čítače' 4 na vstupy 14.Thus, one of the outputs 13 signals the exceeding of the set first frequency derivative, which has been preset by the logic states on the switches. The actual size of the first derivative in the form of a binary number can be obtained at the outputs 13 by setting zero logic states at the preset inputs 15 and by connecting the outputs of the individual flip-flops of the preset reversible counter 4 to the inputs 14.
Současně je třeba zajistit pomocí logického kombinačního obvodu _1, aby v případě první půlperiody impulsu symetrického generátoru impulsů 2 byl na druhý čítači vstup vzad přednastaví telného reverzibilního čítače _4 přiveden vstupní kmitočet, zatímco první citaci vstup vpřed byl zablokován.At the same time, it is necessary to ensure, by means of a logic combination circuit 1, that in the case of the first pulse period of the symmetrical pulse generator 2, the input reverse of the preset reversible counter 4 is input to the second counter, while the first reference is blocked.
Během druhé půlperiody impulsu symetrického generátoru impulsu 2_ je vstupní kmitočet přiveden na první čítači vstup vpřed přednastavitelného reverzibilního čítače 4, zatímco druhý čítači vstup je po celou dobu druhé půlperiody impulsu symetrického generátoru impulsů £ zablokován.During the second pulse period of the symmetric pulse generator 2, the input frequency is applied to the first counter input of the preset reversible counter 4, while the second counter input is locked throughout the second pulse period of the symmetrical pulse generator 6.
Zápis nulových logických stavů na vstupech 15 nastává okamžikem příchodu impulsu na třetím vstupu nastavení předvolby přednastavitelného reverzibilního čítače tedy těsně před ukončením první periody impulsu symetrického generátoru impulsů _2.The writing of the zero logic states at the inputs 15 occurs at the moment of the arrival of the pulse on the third input of the presetting of the preset reversible counter, ie just before the end of the first pulse period of the symmetrical pulse generator 2.
V případě zapojení pro vyhodnocení n-té derivace kmitočtu je na jednom z-výstupů '13 informace o překročení nastavené n-té derivace až po uplynutí n-period impulsů symetrického generátoru impulsů 2.·In the case of the n-th frequency derivative evaluation circuit, one of the 13 outputs indicates that the n-th derivative has been exceeded after the n-period of the symmetric pulse generator 2 has elapsed. ·
Během lichých půl period impulsů symetrického generátoru impulsů _2 je na první citaci vstup vpřed pomocí logického kombinačního obvodu .1 připojen vstupní kmitočet, zatímco druhý čítači vstup vzad je zablokován. _During the odd half-pulse periods of the symmetric pulse generator 2, the input forward is connected to the first citation by the logic combination circuit 1, while the second counter input back is blocked. _
Obdobně je tomu během sudých půlperiod impulsů symetrického generátoru impulsů 2, kdy je vstupní kmitočet přiveden na druhý čítači vstup vzad, zatímco první čítači vstup vpřed přednastavitelného reverzibilního čítače _4 je zablokován.Similarly, during even half-period pulses of the symmetric pulse generator 2, the input frequency is applied to the second counter input backward, while the first counter input of the preset reversible counter 4 is locked.
Zápis logického stavu nastává okamžikem příchodu impulsu na třetím vstupu nastavení předvolby přednastavitelného reverzibilního čítače' _4, tedy těsně před ukončením n-té periody impulsu symetrického generátoru impulsů 2,·The logical state is written when the pulse arrives at the third preset preset reversible counter 4, that is, just before the end of the nth pulse period of the symmetric pulse generator 2,
Skutečnou velikost n-té derivace kmitočtu ve formě binárního čísla je možno získat analogicky jako v případě skutečné velikosti první derivace. Tedy jednak nastavením nulových logických 'stavů na vstupech '15 předvolby a připojením výstupů klopných obvodů přednastavitelnéhó reverzibilního čítače na vstupy 14.The actual magnitude of the nth frequency derivative in the form of a binary number can be obtained analogously to the actual magnitude of the first derivative. Thus, by setting zero logic 'states' at the preset inputs' 15 and connecting the flip-flop outputs of a presetable reversible counter to the inputs 14.
Současně je třeba zajistit, aby logický kombinační obvod' 1, během lichých půlperiod impulsů symetrického generátoru impulsů 2_ přivedl vstupní kmitočet na: druhý čítači vstup vzad přednastavitelného reverzibilního čítače £, zatímco první citaci vstup vpřed je zablokován a během suchým půlperiod impulsů symetrického generátoru impulsů 2_ přivedl vstupní kmitočet na první čítači vstup vpřed přednastavitelného reverzibilního čítače' 4., zatímco druhý čítaoí vstup vzad je zablokován.At the same time, it is necessary to ensure that the logic combination circuit 1, during the odd half-period pulses of the symmetric pulse generator 2, applies the input frequency to the second counter input of the preset reversible counter 6, provided an input frequency at the first counter input of a preset reversible counter 4, while the second counter reverse input is locked.
Zapojením pro vyhodnocení skutečné velikosti první a vyšší derivace kmitočtu při zvětšování kmitočtu získáme na výstupech 13 binární čísla větší než nula, což odpovídá například zrychlení nebo derivaci zrychlení rychlosti motoru.By engaging to evaluate the true magnitude of the first and higher frequency derivatives as the frequency increases, binary numbers greater than zero are obtained at the outputs 13, which corresponds, for example, to the acceleration or the derivative of the acceleration of the motor speed.
časová prodleva je v případě první derivace kmitočtu jedna perioda impulsu symetrického generátoru impulsů 2, v případě druhé derivace dvě periody a tak dále. Vhodnou volbou periody impulsu symetrického generátoru impulsů 2. lze dosáhnout i vhodnou dobu regulace u regulovaných soustav.the time delay in the case of the first derivative of frequency is one pulse period of the symmetric pulse generator 2, in the case of the second derivative two periods and so on. By suitable selection of the pulse period of the symmetrical pulse generator 2, a suitable control time of the controlled systems can be achieved.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS831065A CS238108B1 (en) | 1983-02-17 | 1983-02-17 | Wiring to evaluate the first and higher frequency derivations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS831065A CS238108B1 (en) | 1983-02-17 | 1983-02-17 | Wiring to evaluate the first and higher frequency derivations |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS106583A1 CS106583A1 (en) | 1984-05-14 |
| CS238108B1 true CS238108B1 (en) | 1985-11-13 |
Family
ID=5344070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS831065A CS238108B1 (en) | 1983-02-17 | 1983-02-17 | Wiring to evaluate the first and higher frequency derivations |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS238108B1 (en) |
-
1983
- 1983-02-17 CS CS831065A patent/CS238108B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS106583A1 (en) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3974778A (en) | Speed control system | |
| US3835950A (en) | Apparatus for controlling the speed and spacing of vehicles | |
| DE3660672D1 (en) | Load-dependent control device for a lift | |
| GB1355515A (en) | Method of and arrangement for suppressing pendulum oscillations of a load hanging on a rope and conveyed by a crane trolley | |
| GB1456434A (en) | Elevator control system | |
| US3876918A (en) | Electric motor controlling system | |
| CS238108B1 (en) | Wiring to evaluate the first and higher frequency derivations | |
| GB2036218A (en) | Vehicle dynamic brake control apparatus | |
| US3916275A (en) | Accurate motor slip control system with speed rate limited | |
| US3590350A (en) | Motor control for skip hoist drive systems and the like | |
| FI71711B (en) | HISSMOTORSTYRSYSTEM FOER VAEXELSTROEMSINDUKTIONSMOTOR | |
| JP3222947B2 (en) | Transfer device | |
| US3543113A (en) | Load weight circuit for traction motor control systems | |
| SU851738A1 (en) | Device for separate control of reversible valve-type converter | |
| RU1781393C (en) | Method and device for limiting dynamical loading of excavator slewing gear | |
| JPS57120758A (en) | Semi-chord and different speed driving mechanism | |
| SU806488A2 (en) | Device for pulsed control of electric drive of rolling stock | |
| SU692042A1 (en) | Method and apparatus for limiting loads of an electric drive | |
| SU725257A2 (en) | Device for synchronizing by cycles | |
| SU790066A1 (en) | Device for coupling two power systems | |
| SU1415392A1 (en) | Frequency-controlled electric displacement drive | |
| SU734116A1 (en) | Mine hoist control system | |
| SU1331784A1 (en) | Device for controlling hoisting machine | |
| SU1410187A1 (en) | Power supply system | |
| SU1444265A2 (en) | Arrangement for presetting motion mode to mine hoist |