CS237003B1 - Řízený polovodičový logický obvod MIS - Google Patents

Abstract

Vynález řeší zapojení řízeného logického polovodičového obvodu MIS, sestávajícího ze zatěžovacího tranzistoru MIS a diskrétních polovodičových součástek MIS podle čs. autorského osvědčení číslo 237 002, jehož podstata je v tom, že zatěžovací tranzistor MIS je uzemněn přes soustavu sériově zapojených diskrétních polovodičových součástek MIS, k jejímž jednotlivým řídicím elektrodám jsou připojeny jednotlivě vodiče příslušné vstupní proměnné, a společně paralelně vodič externího řídicího signálu. Řízený polovodičový logický obvod MIS lze použít v logických systémech s neparalelním průběhem logických operací NAND a OR nebo AND a NOR.

Description

Vynález se týká řízeného polovodičového logického obvodu MIS, který v závislosti na externím řídicím signálu, mění svou funkční podstatu.

Současné logické systémy MIS jsou založeny na invertoru MIS, jehož buzený tranzistor je nahrazen soustavou sériově nebo paralelně zapojených tranzistorů MIS, což odpovídá realizaci základních logických obvodů NAND a NOR. Ostatní logické obvody jsou tvořeny syntézou těchto základních logických obvodů, tzn., že jsou tvořeny určitým počtem zatěžovacích tranzistorů MIS, ke kterým jsou připojeny soustavy buzených tranzistorů MIS s jejich sériovým, paralelním nebo sériově-paralelním zapojením.

Výhodnější realizace logických systémů MIS, se dosáhne syntézou řízených polovodičových logických obvodů MIS, sestávajících se ze zatěžovacího tranzistoru MIS a diskrétních polovodičových součástek MIS podle čs. autorského osvědčení č. 237 002, jejichž podstata spočívá v tom, že zatěžovací tranzistor MIS je uzemněn přes soustavu sériově zapojených diskrétních polovodičových součástek MIS, k jejímž jednotlivým řídicím elektrodám jsou připojeny jednotlivě vodiče příslušných vstupních proměnných a společně paralelně vodič externího řídicího signálu.

Výhodou zapojení je, že použitím řízeného polovodičového logického obvodu MIS podle vynálezu, realizujícího v závislosti na externím signálu dvojici logických funkcí, se při neparalelním průběhu těchto dvou počtu realizovaných logických f unkcí na jednotku rozměru.

Na připojeném výkresu je znázorněno schematické zapojení řízeného polovodičového obvodu MIS podle vynálezu.

Řízený polovodičový logický obvod MIS se podle vynálezu sestává ze zatěžovacího tranzistoru 3 MIS a soustavy sériově zapo4 jených diskrétních polovodičových součástek 4 až n MIS. Na řídicí elektrody každé diskrétní polovodičové součástky 4 až n MIS je připojen vodič D externího řídicího signálu a vodič xi až x_n příslušné vstupní proměnné. Každá diskrétní polovodičová součástka 4, až n MIS se, vzhledem ke svým vlastnostem nachází ve vodivém stavu pouze při vzájemné nonekvivalenci řídicího signálu a příslušné vstupní proměnné.

Pracovní činnost uvedeného řízeného polovodičového logického obvodu MIS jje vysvětlena na alternativě s vodivostí typu P a realizací záporné logiky.

Při nulové úrovni řídicího signálu ve vodiči D externího řídicího signálu se soustava diskrétních polovodičových součástek 4 až n MIS nachází ve vodivém stavu pouze při jednotkové úrovni všech vstupních proměnných ve vodiči xi až x_n příslušné vstupní proměnné, čímž obvod realizuje logickou funkci NAND.

Při jednotkové úrovni řídicího signálu se soustava diskrétních polovodičových součástek 4 až n MIS nachází ve vodivém stavu pouze při nulové úrovni všech vstupních proměnných, čímž obvod realizuje logickou funkci OR.

Při realizaci kladné logiky, která se musí samozřejmě týkat i řídicího signálu, tzn., že nulovou úroveň řídicího signálu bude reprezentovat napětí —U_GG, zatímco jeho jednotkovou úroveň napětí blízké potenciálu země, bude řízený polovodičový logický obvod MIS, při nulové úrovni řídicího signálu ve vodiči D externího řídicího signálu realizovat logickou funkci AND, zatímco při jeho jednotkové úrovni logickou funkci NOR.

Řízený polovodičový logický obvod MIS podle vynálezu lze používat v logických systémech s neparalelním průběhem logických operací NAND a OR, nebo AND a NOR.

Claims (1)

1. Řízený polovodičový logický obvod MIS, sestávající se ze zatěžovacího tranzistoru MIS a diskrétních polovodičových součástek MIS podle čs. autorského osvědčení č. 237 002, vyznačující se tím, že zatěžovací tranzistor (3) MIS je uzemněn přes soustavu sériově zapojených diskrétních polovodičových součástek (4 až n] MIS, k jejímž jednotlivým řídicím elektrodám jsou připojeny jednotlivě vodiče (xi až x_n) příslušné vstupní proměnné, a společně paralelně vodič (D ] externího řídicího signálu.