CS236818B1

CS236818B1 - Connexion for time controlled switching of pump and distributing valves

Info

Publication number: CS236818B1
Application number: CS834578A
Authority: CS
Inventors: Svatopluk Bohata
Original assignee: Svatopluk Bohata
Priority date: 1983-06-22
Filing date: 1983-06-22
Publication date: 1985-05-15
Also published as: CS457883A1

Abstract

Vynález se týká časového samočinného spouštěče motoru čerpadla se současným střídačem otevírání rozdělovačích ventilů. Současně je možno časy spouštění a otevírání v širokých mezích nastavovat. Obvod lze také upravit pro jiné řídicí účely, kde je třeba obdobným způsobem dělit časové intervalyThe invention relates to a time automatic pump motor starters with current inverter opening distributor valves. At the same time, starting and opening times are possible within wide limits. The circuit can also be modified for other control purposes where it is necessary to divide in a similar way time intervals

Description

Vynález se týká časového samočinného spouštěče motoru čerpadla se současným střídačem otevírání rozdělovačích ventilů. Současně je možno časy spouštění a otevírání v širokých mezích nastavovat.The present invention relates to a time-controlled starter for a pump motor with a simultaneous inverter for opening distribution valves. At the same time, the starting and opening times can be set within wide limits.

Obvod lze také upravit pro jiné řídicí účely, kde je třeba obdobným způsobem dělit časové intervaly.The circuit can also be adapted for other control purposes where time intervals need to be similarly divided.

Vynález se týká časového samočinného spouštěče motoru čerpadla a rozdělovačích ventilů se současným střídačem otevírání rozdělovačích ventilů. Současně je možno časy spouštění a otevírání v širokých mezích nastavovat.The present invention relates to a time-controlled pump motor starter and manifold valves with a simultaneous manifold opening inverter. At the same time, the starting and opening times can be set within wide limits.

Technologie čištění odpadních vod, jakož i úprava vod, si vyžadují spouštění dávkovačích čerpadel s příslušným rozdělováním chemikálií do různých okruhů v časových intervalech, jednak volitelných podle konkrétních případů v poměrně širokých mezích. Intervaly mohou trvat i několik hodin. V takových případech musí obsluha zařízení zajistit spouštění a otvírání podle časového plánu, což vyžaduje její pozornost, která vzhledem k délce intervalů bývá problematická. Řídicí obvod pro takovéto spouštění by samozřejmě bylo možno sestavit z mechanických časových relé, avšak takový obvod by byl rozměrný, těžkopádný a také výrobně poměrně drahý.Waste water treatment technologies as well as water treatment require starting of metering pumps with appropriate chemical distribution into different circuits at intervals of time, both selectable on a case-by-case basis over relatively wide limits. Intervals may take several hours. In such cases, the operator must ensure that the equipment is started and opened according to a schedule, which requires attention, which is problematic due to the length of intervals. The control circuit for such triggering could of course be assembled from mechanical timing relays, but such a circuit would be bulky, cumbersome and also relatively expensive to manufacture.

Uvedené nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že na vstupy za sebou spojených dekád čítače, z nichž vstup první dekády je připojen přes spouštěcí hradlo k výstupu generátoru časových impulsů a výstupy první dekády přes paralelně spojené vstupy přepínačů a druhé přepínače výstupů dekád, dekádové invertory k dvojici vstupů dekádových hradel, když výstupy ze třetí dekády jsou přes přepínač výstupů dekády a dekádový invertor připojeny k prvnímu vstupu prvního výstupního hradla, jehož druhý vstup je spojen s pozitivním výstupem prvního D obvodu dekádového hradla a přes invertor derivačního obvodu, derivační obvod a sčítací diodu se synchronizačním vstupem prvního D obvodu, k němuž je ještě také připojen přes sčítací diodu a derivační obvod opět první vstup prvního výstupního hrdla, které má svůj výstup spojen jednak přes derivační zesilovač s nulovacími vstupy dekád a jednak přes výstupní. invertor s prvními vstupy druhého a třetího výstupního hradla s ovládací elektrodou prvního ovládacího triaku, přičemž druhé vstupy druhého a třetího výstupního hradla jsou připojeny, jeden ke kladnému a druhý k zápornému výstupu druhého D obvodu, který má svůj nastavovací vstup spojen jednak pres invertor derivačního obvodu, třetí derivační obvod, sčítací diodu se svým synchronizačním vstupem a dále přes sčítací diodu s výstupem prvního derivačního obvodu, zatímco výstupy z druhého a třetího výstupního hradla jsou připojeny přes výstupní invertory a s ovládacími elektrodami druhého a třetího ovládacího triaku.The above-mentioned disadvantages are eliminated by the circuit according to the invention, which consists in that counters of consecutive decades are connected, the input of the first decade being connected via a trigger gate to the output of the time pulse generator and the outputs of the first decade through parallel connected inputs of switches and second output switches. decades, decade inverters to a pair of decade gate inputs when the outputs from the third decade are connected via a decade output switch and a decade inverter to the first input of the first output gate whose second input is connected to the positive output of the first D decade gate circuit and via the inverter a derivative circuit and an addition diode with a synchronization input of the first D circuit, to which it is also connected via an addition diode and a derivation circuit again the first input of the first output throat, which has its output connected via a derivative amplifier through decade inputs and through output. an inverter with first inputs of the second and third output gates with a control electrode of the first control triac, the second inputs of the second and third output gates being connected, one to the positive and the other to the negative output of the second D circuit, , a third derivative circuit, an addition diode with its synchronization input, and an addition diode with the output of the first derivative circuit, while the outputs of the second and third output gates are connected via output inverters and control electrodes of the second and third control triacs.

Zapojení podle vynálezu je příkladně znázorněno na obr. 1. Generátor 1 časových impulsů je připojen přes dvouvstupové spouštěcí hradlo 3, které má svůj druhý vstup připojen ke spouštěcímu vstupu 2, ke vstupu první dekády 4. Vstupy dalších dekád, druhé 5 a třetí 6, jsou připojeny vždy k desátému výstupu předchozí. K výstupu první 4 a druhé S jsou připojeny paralelně vždy přepínače výstupů dekád tak, že k první dekádě 4 přepínače, první 14 a druhý 17 a k druhé dekádě přepínače, první 15 a druhý 18. K výstupům třetí dekády 6 je připojen první přepínač 16.The circuit according to the invention is illustrated by way of example in Fig. 1. The time pulse generator 1 is connected via a two-input trip gate 3 having its second input connected to the trip input 2, to the first decade input 4. are always connected to the tenth output of the previous one. The decade output switches are connected in parallel to the first 4 and second S outputs so that the first decade 4 of the switch, the first 14 and the second 17 and the second decade of the switch, the first 15 and the second 18 are connected.

K výstupům prvních přepínačů 14 a 15 výstupů dekád jsou přes dekádové Invertory 24 a 25 připojeny vstupy prvního dekádového hradla 21. K výstupu prvního dekádového hradla 21 je připojen jednak nastavovací vstup prvního D obvodu 7 a jednak přes invertor 28 prvního derivačního obvodu 29 a sčítací dioda 33 jeho synchronizační vstup. Obdobně k výstupu druhého dekádového hradla 22 je připojen jednak nastavovací vstup druhého D obvodu 8 a jednak, přes invertor 27 derivačního obvodu, druhý derivační obvod 30 a sčítací diodu 32, opět jeho synchronizační vstup. Synchronizační vstupy obou D obvodů 7 ,a 8 jsou přes další sčítací diody 34 a 35, společný třetí derivační obvod 31 a připojeny k výstupu dekádového invertoru 26, jehož vstup je připojen na výstup přepínače výstupů třetí dekády 6. Na výstup dekádového invertoru 26 je připojen také ještě jeden vstup prvního výstupního hradla 36, jehož druhý vstup je spojen s pozitivním výstupem prvního D obvodu 7 a výstup jednak přes derivační zesilovač 9 ke všem nulovacím vstupům dekád 4, 5, 6 čítače a jednak přes výstupní invertor 41 a výstupní zesilovač 42 k ovládací elektrodě prvního ovládacího triaku 45. Současně je výstup výstupního invertoru 41 připojen k jedněm vstupům druhého 37 a třetího 38 výstupních hradel. Výstup z druhého výstupního hradla 37 je přes výstupní Invertor 39 a třetí výstupní invertor 39 a třetí výstupní zesilovač 44 spojen s ovládací elektrodou třetího ovládacího triaku 47. Výstup druhélio výstupního hradla 38 je pak přes výstupní invertor 4 a druhý výstupní zesilovač 43 spojen s ovládací elektrodou druhého výstupního triaku 46. První anody všech ovládacích triaků 45, 46, 47 jsou spojeny se zemí a jejich druhé anody přes cívky ovládaných zařízení — motoru 48 a ventilů 49, 50 k přívodu 51 sítě.The inputs of the first decade gate 21 are connected via the decade inverters 24 and 25 to the outputs of the first decade output switches 14 and 15. The output of the first decade gate 21 is connected to the setting input of the first D circuit 7 and to the inverter 28 of the first derivative circuit 29. 33 its synchronization input. Similarly to the output of the second decade gate 22, the adjusting input of the second D circuit 8 is connected and, via the inverter 27 of the differentiation circuit, the second differentiation circuit 30 and the summing diode 32, its synchronization input again. The synchronization inputs of both D circuits 7, and 8 are connected via a common summing diode 34 and 35, a common third derivative circuit 31, and connected to the output of the decade inverter 26, the input of which is connected to the output of the decoder output switch. also one input of the first output gate 36, the second input of which is connected to the positive output of the first D circuit 7 and the output via the derivative amplifier 9 to all zero inputs of decade 4, 5, 6 and the output inverter 41 and output amplifier 42 at the same time, the output of the output inverter 41 is connected to one of the inputs of the second 37 and the third 38 of the output gates. The output of the second output gate 37 is connected via the output inverter 39 and the third output inverter 39 and the third output amplifier 44 to the control electrode of the third control triac 47. The output of the second output gate 38 is then connected to the control electrode via the output inverter 4 and the second output amplifier 43. The first anodes of all control triacs 45, 46, 47 are coupled to ground and their second anodes via coils of the actuated devices - motor 48 and valves 49, 50 to mains supply 51.

Funkce obvodu podle zapojení je následující: časové impulsy z generátoru časových impulsů jsou při otevření spouštěcího hradla 3 jedničkovým signálem na spouštěcím vstupu 3, čítány za sebou zapojenými dekádami 4, 5, 6 čítače. To pokračuje tak dlouho, až se objeví impuls na výstupu třetí dekády, na který je nastaven běžec jejího přepínače 16 výstupů dekády. Tento impuls se přes dekádový invertor 26 převede do třetího derivačního obvodu 31, kde je jeho nástupní hrana derivována. Pouze nástupní hrana je převedena přes čítači diody 34 a 35 na synchronizační vstupy obouThe function of the circuit according to the wiring is as follows: the time pulses from the time pulse generator, when the trigger gate 3 is opened, are the one signal on the trigger input 3, counted in succession by decades 4, 5, 6 of the counter. This continues until a pulse occurs at the output of the third decade to which the runner of its switch 16 of the decade outputs is set. This pulse is transferred via the decade inverter 26 to the third derivative circuit 31, where its leading edge is derived. Only the leading edge is transferred via the counter diodes 34 and 35 to the synchronization inputs of both

D obvodů 7 a 8. Tím je D obvody překlopí na svých výstupech do stavů určených okamžitými stavy na jejich nastavovacích vstupech. V tomto okamžiku jsou na nastavovacích vstupech jedničková napětí, ovšem za předpokladu, že běžce přepínačů 14, 15, 17, 18 nejsou nastaveny na nulové výstupy, překlopí se pozitivní výstupy D obvodů také na stavy „1“ a negativní výstupy na stavy ,,0“. K pozitivním výstupům D obvodů 7 a 8 připojené jedny vstupy výstupních hradel 36 a 37 tak také budou mít jedničkové stavy a otevřou se, neboť na jejich druhých vstupech je také stav „1“, daný tím, že v tuto dobu ještě trvá výstupní impuls z běžce přepínače 16 výstupů třetí dekády. Tím se stane, že za výstupním invertorem 41, na obou druhých vstupech výstupních hradel 37, 38 za prvním výstupním zesilovačem 42 a na ovládací elektrodě prvního ovládacího trlaku 45 je stav „1“. První ovládací triak 45 je pak otevřen a vinutím motoru 48 protéká od přívodu 51 sítě proud. Současně je také otevřeno výstupní druhé hradlo 37, takže stav „1“ je i na ovládací elektrodě třetího ovládacího triaku 47, který je tím také otevřen. Cívkou druhého ventilu 50 pak z přívodu 51 napájecí sítě protéká proud, který ventil otevře. První ventil 49 přitom zůstane zavřený, neboť třetí výstupní hradlo 38 zůstává uzavřeno a je tedy stav „0“ na ovládací elektrodě druhého ovládacího triaku 46. Tento stav trvá tak dlouho, dokud se současně neobjeví impulsy na běžcích druhých přepínačů 17, 18 výstupů první a druhé dekády. Jakmile se tak stane, otevře se druhé dekádové hradlo 22. Tím bude stav „0“ na nastavovacím vstupu druhého D obvodu 8. Současně se čelní hranou impulsu, odderivovanou v druhém derivačním obvodu 39, přivedenou na synchronizační vstup D obvodu 8, překlopí tento D obvod tak, že na jeho pozitivním výstupu bude „0“ a na negativním „1“. Druhé výstupní hradlo 37 se tím uzavře a třetí výstupní hradlo 38 se otevře. Tím zanikne stav „1“ na ovládací elektrodě třetího ovládacího triaku 47 a objeví se na ovládací elektrodě druhého ovládacího triaku 46. Třetí triak 47 a druhý ventil 50 se uzavřou a druhý triak 46 a první ventil 49 se otevřou. Stále je však otevřen první ovládací triak 45, takže motor 48 čerpadla je v chodu. To potrvá až do okamžiku, kdy se objeví také současně impulsy na obou výstupech prvních přepínačů 14 a 15 výstupů první a druhé dekády. Pak se obdobně, jak je to popsáno u druhého D obvodu 8 překlopí i první D obvod 7 tak, že na jeho pozitivním vstupu bude stav ,,0“. Tak se uzavře dosud otevřené první výstupní hradlo 36. Na jeho výstupu bude stav „l“, který se jednak přenese přes derivační zesilovač 9, jako úzký impuls, jež vynuluje všechny dekády 4, 5, 6 čítače do počátečního stavu a jednak se přenese jako stav „0“ na ovládací elektrodu triaku 45 a uzavře jej. Zastaví se motor 48 čerpadla, na vstupy druhého 36 a třetího 37 výstupních hradel se rovněž přenese stav „0“, takže se uzavřou oba až dosud otevřené triaky 46 a 47. Na citaci vstup první dekády 4 čítače přichází však dále časové impulsy z generátoru 1 časových impulsů, takže se celý děj opakuje.The D circuits 7 and 8 thereby swivel the D circuits at their outputs to the states determined by the instantaneous states at their setting inputs. At this point, the set inputs have one voltages, but assuming that the sliders of switches 14, 15, 17, 18 are not set to zero outputs, the positive outputs of the D circuits also flip to the "1" states and the negative outputs to the "0" states. ". Thus, positive inputs D of circuits 7 and 8 connected to one of the inputs of the output gates 36 and 37 will also have one states and will open, since their other inputs also have a state of "1" given that slider switch 16 outputs third decade. This results in a state of "1" after the output inverter 41, on both second inputs of the output gates 37, 38, after the first output amplifier 42, and on the control electrode of the first actuator 45. The first control triac 45 is then opened and a current flows through the motor winding 48 from the mains supply 51. At the same time, the output second gate 37 is also opened, so that the state "1" is also on the control electrode of the third control triac 47, which is thus also opened. The current through the coil of the second valve 50 then flows from the mains supply 51 and opens the valve. The first valve 49 remains closed, since the third output gate 38 remains closed, and the state is "0" at the control electrode of the second triac 46. This condition is maintained until the pulses of the second switches 17, 18 of the first and second outputs are simultaneously running. second decade. Once this happens, the second decade gate 22 will open. This will be a "0" state at the setting input of the second D circuit 8. At the same time, the pulse leading edge derivated in the second derivative circuit 39 applied to the synchronization input D of the circuit 8 circuit so that its positive output will be "0" and negative "1". The second exit gate 37 is thereby closed and the third exit gate 38 is opened. Thus, the state "1" on the control electrode of the third control triac 47 disappears and appears on the control electrode of the second control triac 46. The third triac 47 and the second valve 50 are closed and the second triac 46 and the first valve 49 are opened. However, the first control triac 45 is still open so that the pump motor 48 is running. This will last until the pulses on both the outputs of the first switches 14 and 15 of the outputs of the first and second decades also appear simultaneously. Then, as described for the second D circuit 8, the first D circuit 7 is flipped over so that its positive input will have a "0" state. This closes the first output gate 36 still open. At its output, the state "l", which is transmitted via the derivative amplifier 9, is a narrow pulse that resets all counter decades 4, 5, 6 to the initial state and transmitted as state "0" on the triac control electrode 45 and close it. The pump motor 48 is stopped, and the state "0" is also transferred to the inputs of the second 36 and third 37 output gates, so that both triacs 46 and 47 are closed so far. time pulses, so the whole story repeats itself.

Je zřejmé, že tak jak je činnost obvodu popsána, je interval doby běhu čerpadla rozdělen na podintervaly dob otevření obou ventilů. To předpokládá, že i běžce druhých přepínačů 17 a 18 výstupů první a druhé dekády musí být nastaveny na nižší čísla, než běžce prvních přepínačů 14 a 15 výstupů první a druhé dekády. Jinak by totiž na dobu běhu motoru 48 otevíral pouze první ventil 49.Obviously, as the circuit operation is described, the pump run time interval is divided into sub-intervals for both valve open times. This assumes that even the runners of the second switches 17 and 18 of the outputs of the first and second decades must be set to lower numbers than the runners of the first switches 14 and 15 of the outputs of the first and second decades. Otherwise, only the first valve 49 would open for the duration of engine 48.

Obvod lze také upravit i pro jiné řídicí účely, kde je třeba obdobným způsobem dělit časové intervaly. Rovněž místo ovládacích triaku mohou být použity jiné spínací prvky, ať již polovodičové, nebo elektromechanické.The circuit can also be modified for other control purposes where time intervals need to be similarly divided. Also other switching elements, whether semiconductor or electromechanical, can be used instead of the control triac.

Claims

SUBJECT

1. A timing circuit-breaker for pump motor and manifold valves, characterized in that at the inputs of consecutive decades (4, 5, 6) counters, of which the first decade input is connected via a starter gate (3), to the output of the time generator (1) pulses and outputs at the first (4) through parallel connected inputs of switches (14, 17) and second (15, 18) decade outputs, decade inverters (24, 25) and (27, 28) to the pair of decade gate inputs (21) and (22), when the outputs from the third decade (6) are connected via a decade output switch (16) and a decade inverter (26) to the first input of the first output gate (36) whose second input is connected to the positive output of the first D circuit (7) ) of the decade gate [21] and via the inverter

BACKGROUND OF THE INVENTION Derivation circuit (28), a derivative circuit (29) and a summation diode (33) with a sync input of the first D circuit (7) to which it is also connected via the summation diode (34) and the differentiator circuit (30) again the first input a first output gate (36) having its output connected both via a derivative amplifier (9) with the counter inputs of the decade counter (4, 5, 6) and via a first output inverter (41) with the first inputs of the second (37) and third ( 38) an output gate with a control electrode of the first control triac (45), the second inputs of the second (37) and third (38) output gates being connected, one to the positive and the other to the negative output of the second D circuit (8) having its setting the input is connected via the inverter (27) of the differentiator circuit, the third derivative circuit (31), the addition diode (32) with its synchronization input and through the addition diode (35) with the output of the first derivative circuit u (20), while the outputs of the second (37) and third (38) output gates are connected via the second and third output inverters (39, 40) and with the control electrodes of the second (46) and third (47) actuating jacks.

Wiring according to Claim 1 of the definition characterized in that output amplifiers (42, 43, 44) are connected between the output inverters (39, 40, 41) and the control electrodes of the control triacs (45, 46, 47).