CS236525B1 - Obvod pro vytváření zkušebního vzorku pro paméfové obvody a desky - Google Patents
Obvod pro vytváření zkušebního vzorku pro paméfové obvody a desky Download PDFInfo
- Publication number
- CS236525B1 CS236525B1 CS834461A CS446183A CS236525B1 CS 236525 B1 CS236525 B1 CS 236525B1 CS 834461 A CS834461 A CS 834461A CS 446183 A CS446183 A CS 446183A CS 236525 B1 CS236525 B1 CS 236525B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- memory
- shift register
- inputs
- circuit
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 22
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Řešení se týká testování paměti a řeší
efektivní způsob generování zkušebního vzorku
pro paměťové obvody a desky.
Ke zkoušení se využívá pseudonáhodného
vzorku, který je v průběhu testu posouván
v posuvném registru, k jednotlivým bitům na
paměťové desce se přivádí vstupní informace
z různých bitů posuvného registru, čímž dochází
k zapsání odlišné informace do každého
bitu paměťové desky.
Měřící technika, zařízení výpočetní techniky
a další obory využívající paměti.
Description
Vynález se týká obvodu pro vytváření zkuěebního vzorku pro paměťové obvody e desky.
Pro vytváření zkušebního vzorku pro vícebitová pamětové desky je využito posuvného registru se sériovým a paralelními vstupy a generátoru pseudonáhodného signálu.
Dosud užívané způsoby zkouěení paměťových desek využívají programové vybavení nebo modifikování vzorku obvykle pomocí ělenů nonekvivalence.
Tato řešení vyžadují náročnější testovací systémy nebo delěí čas pro vyzkoušení paměťové desky.
Tyto nevýhody odstraňuje obvod podle vynálezu, jehož podstata spočívá v tom, že posuvný registr má sériový vstup, paralelní vstupy a hodinový vstup, přičemž výstupy posuvného registru jsou propojeny na vstupy dat pamětové desky a první vstup, který je spojen s prvním ovládacím vstupem součtového obvodu je propojen se vstupem ovládacího signálu pro zkoušení paměťových desek, jehož druhý ovládací vstup je propojen se vstupem signálu o programu vzorku, přičemž výstup součtového obvodu je propojen na první vstup přepínače vzorku pro přepínání jednoho ze vzorků propojených na třetí vstupy nebo na druhý vstup přepínače vzorku podle ovládacích signálů na čtvrtých vstupech a na prvním vstupu přepínače vzorku, přičemž výstup je připojen na první vstup obvodu nonekvivalence řízený z jeho druhého vstupu a jeho výstup je připojen na sériový vstup a paralelní vstupy posuvného registru.
Vynález nevyžaduje náročné programové vybavení, zjednodušuje vybavení obvodové a zkracuje dobu testu. Při zkoušení paměťové desky se zjišťuje, zda nedochází k ovlivňování jednotlivých bitů na desce. Ke zkoušení se využívá pseudonáhodného vzorku, který je v průběhu testu posouván v posuvném registru, k jednotlivým bitům na paměťové desce se přivádí vstupní informace z různých bitů posuvného registru, čímž dochází k zapsání odlišné informace do každého bitu paměťové desky. Vzájemná nezávislost jednotlivých bitů desky se vyzkouší v průběhu jediného oběhu tohoto testu. Obvod umožňuje generování pozitivního i negativního vzorku.
Na přiloženém výkresu je znázorněno blokové zapojení obvodu pro vytváření zkušebního vzorku pro paměťové obvody a desky.
Obvod podle vynálezu je vytvořen tak, še posuvný registr £ má sériový vstup 42. paralelní vstupy 44 a hodinový vstup 43. přičemž výstupy 45 posuvného registru £ jsou propojeny na vstupy 51 dat paměťové desky £ a první vstup 41. který je spojen s prvním ovládacím vstupem 11 součtového obvodu £ je propojen se vstupem ovládíacího signálu pro zkoušení paměťových desek £, jehož druhý ovládací vstup £2 je propojen se vstupem signálu o programu vzorku, vzorku, přičemž výstup 13 součtového obvodu £ je propojen na první vstup 21 přepínače 2 vzorku pro přepínání jednoho ze vzorků propojených na třetí vstupy 23 nebo na druhý vstup 22 přepínače 2. vzorku podle ovládacích signálů na čtvrtých vstupech 24 a na prvním vstupu 21 přepínače 2 vzorku, přičemž výstup 25 je připojen na první vstup 31 obvodu J nonekvivalence řízený z jeho druhého vstupu 32 a jeho výstup ££ je připojen na sériový vstup 42 a paralelní vstupy 44 posuvného registru £.
Obvod podle vynálezu umožňuje zjištěni vzájemné nezávislosti jednotlivých bitů zkoušené paměťové desky. Je využito posuvného registru ± se sériovým vstupem 42 a paraleními vstupy £4-. Činnost posuvného registru £ se řídí hodinovými impulsy přivedenými na hodinový vstup 43. Výstupy 45 posuvného registru £ jsou přivedeny na jednotlivé vstupy 51 dat zkoušené paměťové desky £>. První vstup 41 umožňuje činnost posuvného registru £, bud jako posuvného registru se sériovým vstupem 42 pro zkoušení desek a paměťových obvodů s více bity, nebo jako registru s paralelními vstupy ££. Druhý režim činnosti se využívá tehdy, má-li být na všech bitech stejná informace.
Vstupní informace do posuvného registru £ je přivedena z výstupu 33 obvodu £ nonekvivalence pro přepínání pozitivního a negativního vzorku. Jeho funkce je řízena z druhého vstu3 pu 32. První vstup 31 je spojen s výstupem 25 přepínače 2 vzorku, který přepíná jeden ze vzorků přivedených na třetí vstupy 23 nebo na druhý vstup 22. Požadovaný vzorek je vybrán jedni» z čtvrtých řídících vstupů 24 nebo první» vstupem 21. První vstup 2_1 je ovládán výstupe» 13 součtového obvodu J_, na jehož první ovládací vstup 11 je přiveden ovládací signál umožňující zkouéení paměťových desek £ pseudonáhodným vzorkem s různými informacemi na jednotlivých bitech a na druhý ovládací vstup 12 ovládací signál pro testováni paměťových desek stejným pseudonáhodným vzorkem na všech bitech.
Obvodu podle vynálezu aůže být využito v servisních a výrobních službách počítačů a zařízeních využívající paměti.
Claims (1)
- PŘEDMĚT VYNÁLEZUObvod pro vytváření zkušebního vzorku pro paměťové obvody a desky, vyznačující se tím, že výstupy (45) posuvného registru (4) jsou propojeny na vstupy (51) dat paměťové desky (5) a první vstup (41), který je spojen s prvním ovládacím vstupem (11) součtového obvodu (!) je propojen se vstupem ovládacího signálu pro zkoušení paměťových desek (5), jehož druhý ovládací vstup (12) je propojen se vstupem signálu o programu vzorku, přičemž výstup (13) součtového obvodu (1) je propojen na první vstup (21) přepínače (2) vzorku pro přepínání jednoho ze vzorků propojených na třetí vstupy (23) nebo na druhý vstup (22) přepínače (2) vzorku podle ovládacích signálů na čtvrtých vstupech (24) a na prvním vstupu (21) přepínače (2) vzorku, přičemž výstup (25) je připojen na první vstup (31) obvodu (3) nonekvivalence řízený z jeho druhého vstupu (32) a jeho výstup (33) je připojen na sériový vstup (42) a paralelní vstupy (44) posuvného registru (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS834461A CS236525B1 (cs) | 1983-06-20 | 1983-06-20 | Obvod pro vytváření zkušebního vzorku pro paméfové obvody a desky |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS834461A CS236525B1 (cs) | 1983-06-20 | 1983-06-20 | Obvod pro vytváření zkušebního vzorku pro paméfové obvody a desky |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS446183A1 CS446183A1 (en) | 1984-03-20 |
| CS236525B1 true CS236525B1 (cs) | 1985-05-15 |
Family
ID=5387418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS834461A CS236525B1 (cs) | 1983-06-20 | 1983-06-20 | Obvod pro vytváření zkušebního vzorku pro paméfové obvody a desky |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS236525B1 (cs) |
-
1983
- 1983-06-20 CS CS834461A patent/CS236525B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS446183A1 (en) | 1984-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4476431A (en) | Shift register latch circuit means contained in LSI circuitry conforming to level sensitive scan design (LSSD) rules and techniques and utilized at least in part for check and test purposes | |
| CA1089031A (en) | Level sensitive embedded array logic system | |
| US3961252A (en) | Testing embedded arrays | |
| US5422891A (en) | Robust delay fault built-in self-testing method and apparatus | |
| US4340857A (en) | Device for testing digital circuits using built-in logic block observers (BILBO's) | |
| US4071902A (en) | Reduced overhead for clock testing in a level system scan design (LSSD) system | |
| DE69330042D1 (de) | Elektronische Steuerschaltungen für ein aktives Matrix-Bauelement und Verfahren zur Selbstprüfung und Programmierung solcher Schaltungen | |
| WO1987000292A1 (en) | On chip test system for configurable gate arrays | |
| EP0224004A2 (en) | Interconnected multiport flip-flop logic circuit | |
| JPH03214083A (ja) | 回路ボードテストシステムとテストベクトル供給システム及び生成方法 | |
| EP0340895A3 (en) | Improvements in logic and memory circuit testing | |
| JPH0374796B2 (cs) | ||
| US6754868B2 (en) | Semiconductor test system having double data rate pin scrambling | |
| EP0166575B1 (en) | System for testing functional electronic circuits | |
| Shteingart et al. | RTG: Automatic register level test generator | |
| KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
| CS236525B1 (cs) | Obvod pro vytváření zkušebního vzorku pro paméfové obvody a desky | |
| US5844921A (en) | Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry | |
| JPS6044702B2 (ja) | 半導体装置 | |
| CA1296110C (en) | Reconfigurable register bit-slice for self-test | |
| KR100496793B1 (ko) | 직렬테스트패턴회로 | |
| US5592681A (en) | Data processing with improved register bit structure | |
| JP2871689B2 (ja) | メモリ試験装置 | |
| US5452309A (en) | Apparatus and method for forcing hardware errors via scan | |
| KR19980047282A (ko) | 바운더리 스캔 입출력 신호 연결 제어장치 |