CS236302B1

CS236302B1 - Zapojení pro transformaci kódu alfanumerické klávesnice

Info

Publication number: CS236302B1
Application number: CS833765A
Authority: CS
Inventors: Zdenek Kaska
Original assignee: Zdenek Kaska
Priority date: 1983-05-26
Filing date: 1983-05-26
Publication date: 1985-05-15
Also published as: CS376583A1

Abstract

Cílem vynálezu je umožnit použití alfanumerického displeje Sk 7202 a jeho klávesnice pro zařízení, která nemají malé znaky abecedy, a sice jednoduchým zapojením, jež při stálém zapojení lze vyřadit z provozu pouhým přepnutím spínačů. Uvedeneho cíle se dosáhne zapojením s logickými obvody, kde displej 3!.I 7202 provádí kódové kombinace malých znalců na kódové kombinace velkých znaků, s výjimkou kódové kombinace klávesy DEL, která je ponechána v původním stavu. Přitom nezáleží na právě nastaveném režimu displeje pro malé či velké znaky. Takto upravený displej SK 7202 lze použít pro efektivní využití vývojového pracoviště INTELLEG KDS 800 jak gři tvorbě složitých programů, tak i pri oživování nove vyvíjených zařízení pomocí emulátoru ICE 80.

Description

Vynález se týká zapojení pro transformaci kódu alfanumerické klávesnice pracující v kódu KOI-7.

Vývojové pracoviště INTELLEC MDS 800 a jeho operační systém přijímá a vysílá pouze znaky velké abecedy v kódu ASCII. Pokud není tomuto pracovišti k disposici příslušný alfanumerický displej, pak použití alfanumerického displeje SM 7202 s klávesnicí pracující v kódu K0I-7 činí určité potíže, neboí tento displej vysílá a přijímá znaky velké i malé abecedy x kódu KOI-7, avšak na obrazovce displeje zobrazuje pouze znaky velké abecedy. Informaci o přeřazení na velkou abecedu indikuje na pomocném panelu, což je málo výrazné a lehce se přehlédne. Použití displeje SM 7202 dále ztěžuje klávesa DEL, která provádí vymazávání znaků, jež je často používána a zařazena do souboru malých znaků. Obsluha je tak zatížena neefektivním přeřazováním displeje do režimu velké a malé abecedy, přičemž se neuvažuje četnost chyb a jejich důsledek na práci s vývojovým zařízením INTELLEC MDS 800.

Uvedené nedostatky odstraňuje zapojení pro transformaci kódu alfanumerické klávesnice pracující v kódu KOI-7 podle vynálezu, jehož podstatou je, že vstupní svorka signálu REMOTE je připojena na výstupní svorku signálu REMOTE, vstupní svorka signálu SHIFT je připojena na výstupní svorku signálu SHIFT, vstupní svorka signálu b8 je připojena na výstupní svorku signálu b8, vstupní svorka signálu b7je připojena na výstupní svorku signálu b7, na vstup sedmého invertoru a na třetí vstup druhého třívstupového obvodu typu negace logického součinu, vstupní svorka signálu b6 je připojena na vstup šestého invertoru, vstupní svorka signálu b5 je připojena na výstupní svorku signálu b5 a na vstup pátého invertoru, vstupní svorka signálu b4 je připojena na výstupní svorku signálu b4 a na vstup čtvrtého invertoru, vstupní svorka signálu b3 je připojena na výstupní svorku signálu Γ3 a na vstup třetího invertoru, vstupní svorka signálu b2 je

238 302 připojena na výstupní svorku signálu b2 a na vstup druhého invertoru, vstupní svorka signálu bl j$ připojena na· výstupní svorku signálu bl a na vstup prvního invertoru, vstupní svorka kladného napětí je-připojena na výstupní svorku kladného napětí, vstupní svorka pro .ZEMI je připojena na výstupní svorku pro ZEMI, vstupní svorka signálu SIG.IMP je připojena na výstupní svorku signálu SIG.IMP, vstupní svorka pro ZEM2 je připojena na výstupní svorku pro ZEM2, případně dále vstupní svorky pro ZEM3 až ZEM6 jsou připojeny na výstupní svorky pro ZEM3 až ZEM6, výstup prvního invertoru je připojen na první a druhý vstup osmivstupového obvodu typu negace logického součinu, výstup druhého invertoru je připojen na třetí vstup osmivstupového obvodu typu negace logického součinu, výstup třetího invertoru je připojen na čtvrtý vstup osmivstupového obvodu typu negace logického součinu, výstup čtvrtého invertoru je připojen na pátý vstup osmivstupového obvodu typu negace logického součinu, výstup pátého invertoru je připojen na šestý vstup osmivstupového obvodu typu negace logického součinu, výstup šestého invertoru je připojen na sedmý vstup osmivstupového obvodu typu negace logického součinu, na druhý vstup druhého třívstupového obvodu typu negace logického součinu a přes zapínací prvek jednak na druhý a třetí vstup třetího třívstupového obvodu typu negace logického součinu, jednak přes druhý odpor na výstupní svorku kladného napětí, výstup sedmého invertoru je připojen na osmý vstup osmivstupového obvodu typu negace logického součinu, jehož výstup je připojen na druhý vstup prvního třívstupového obvodu typu negace logického součinu a na první vstup druhého třívstupového obvodu typu negace logického součinu, výstup druhého třívstupového obvodu typu negace logického součinu je připojen na třetí vstup prvního třívstupového obvodu typu negace logického součinu, jehož první vstup je připojen jednak přes první odpor na výstupní svorku kladného napětí, jednak přes další zapínací prvek na výstupní svorku pro ZEM2, výstup prvního třívstupového obvodu typu negace logického součinu je připojen na první vstup, třetího třívstupového obvodu typu negace logického součinu, jehož výstup je připojen na výstupní svorku signálu b'6.

Výhodou zapojení pro transformaci kódu alfanumerické kláves nice pracující v kódu KOI-7 podle vynálezu je, že displej SM 7202 generuje pouze znaky velké abecedy, v kódu ASCII a správný kód klávesy DEL, přičemž kódy čísel a ostatních znaků odpovídají kódu ASCII bez ohledu na nastavení režimu displeje, to je re3

236 302

Ž i mu malé nebo velké abecedy. Zapojení je jednoduché, umožňuje efektivně využívat vývojového pracoviště při tvorbě složitých programů a při oživování nově vyvíjených zařízení používat emulátoru ICE 80, čímž vznikají časové úspory a má za následek snížení chyb při obsluze. Jednoduchým přepnutím spínačů lze zapojení vyřadit z činnosti, použije-li se displeje příslušného vývojovému pracovišti MDS 800, aniž by se muselo z něho vyjímat.

Příklad zapojení pro transformaci kódu alfanumerické klávesnice pracující v kódu KOI-7 podle vynálezu je znázorněn na připojeném výkrese schématicky.

Vstupní svorka 1^ signálu REMOTE je připojena na výstupní svorku 01 signálu REMOTE. Vstupní svorka 2 signálu SHIFT je připojena na výstupní svorku 02 signálu SHIFT. Vstupní svorka 3, signálu b8 je připojena na výstupní svorku 03 signálu b8. Vstupní svorka 4 signálu b7 je připojena na výstupní svorku 04 signálu b7, na vstup sedmého invertoru 25 a na třetí vstup druhého třívstupového obvodu 30 typu negace logického součinu. Vstupní svorka 9 signálu b6 je připojena na vstup šestého invertoru 24· Vstupní svorka 6 signálu b5 je připojena na výstupní svorku 06 signálu b5 a na vstup pátého invertoru 23.. Vstupní' svorka 7 signálu b4 je připojena na výstupní svorku 07 signálu b4 a na vstup čtvrtého invertoru 22. Vstupní svorka _8 signálu b3 je připojena na výstupní svorku 08 signálu b3 a na vstup třetího invertoru 21. Vstupní svorka 9 signálu b2 je připojena na výstupní svorku 09 signálu b2 a na vstup druhého invertoru 20. Vstupní svorka 10 signálu bl je připojena na výstupní svorku 010 signálu bl a na vstup prvního invertoru 19. Vstupní svorka 11 kladného napětí +5V je připojena na výstupní svorku 011 kladného napětí +5V. Vstupní svorka 12 pro ZEMI je připojena na výstupní svorku 012 pro ZEMI. Vstupní svorka 13 signálu SIG.IMP je připojena na výstupní svorku 013 signálu SIG.IMP. Vstupní svorka 14 pro ZEM2 je připojena na výstupní svorku 014 pro ZEM2. Vstupní svorka 15 pro ZEM3 je připojena na výstupní svorku 015 pro ZEM3. Vstupní svorka pro ZEM4 je připojena na výstupní svorku 016 pro ZEM4· Vstupní svorka 17 pro ZEM5 je připojena na výstupní svorku 017 pro ZEM5. Vstupní svorka 18 pro ZEM6 je připojena na výstupní svorku 018 pro ZEM6. Výstup prvního invertoru 19 pro signál bl je připojen na první a druhý vstup osmivstupového obvodu 26 typu negace logického součinu. Výstup druhého invertoru 20 pro signál b2 je připojen na třetí vstup osmivstupového obvodu 26

236 302 typu negace logického součinu. Výstup třetího invertoru 21 pro signál b3 je připojen na čtvrtý vstup osmivstupového obvodu 26 typu negace logického součinu. Výstup čtvrtého invertoru 22 pro signál b4 je připojen na pátý vstup osmivstupového obvodu 26 typu negace logického součinu. Výstup pátého invertoru 23 pro signál b5 je připojen na šestý vstup osmivstupového obvodu 26 typu negace logického součinu. Výstup šestého invertoru 24 pro signál b6 je připojen na sedmý vstup osmivstupového obvodu 26 typu negace logického součinu, na druhý vstup druhého třívstupového obvodu 30 typu negace logického součinu a pres zapínaci jsontakt druhého spínače 31?jednak na druhý a třetí vstup třetího třívstupového obvodu 32 typu negace logického součinu, jednak přes druhý odpor 33 na výstupní svorku 011 kladného napětí +5V. Výstup sedmého invertoru 25 pro signál b7 je připojen na osmý vstup osmivstupového obvodu 26 typu negace logického součinu, jehož výstup je připojen na druhý vstup prvního třívstupového obvodu 29 typu negace logického součinu a na první vstup druhého třívstupového obvodu 30 typu negace logického součinu. Výstup druhého třívstupového obvodu 30 typu negace logického součinu je připojen na třetí vstup prvního třívstupového obvodu 29 typu negace logického součinu, jehož první vstup je připojen jednak přes první odpor 27 na výstupní svorku 011 kladného napětí +5V, jednak přes zapínaci kontakt prvního spínače 28 na výstupní svorku 014 pro ZEM2, přičemž oba spínače 28, 31 jsou navzájem spřaženy. Výstup prvního třívstupového obvodu 29 typu negace logického součinu pro signál b '6 je připojen na první vstup třetího třívstupového obvodu 32 typu negace logického součinu, jehož výstup pro signál b'6 je připojen na výstupní svorku 05 signálu b'6.

Zapojení je uspořádáno na desce s plošnými spoji. Vstupní svorky 1 až 18 jsou uspořádány na vstupním konektoru, který se připojuje k výstupnímu konektoru klávesnice. Výstupní svorky 01 až 018 jsou uspořádány na výstupním konektoru, který se připojuje ke vstupnímu konektoru elektroniky displeje. Spřažení obou spínačů 28» 31 není nutné.

Výstup z alfanumerické klávesnice displeje SM 7202 je paralelní, osmibitový. Nejnižší bit je označen funkcí bl a nejvyšší funkcí b8. Funkce bl až b8 jsou významové shodně číslovány s abecední tabulkou Mezinárodní referenční verze. Funkce b8 je sudá parita k příslušné kódové kombinaci. Vlastní transformace se aplikuje pouze na funkci 56, která po transformaci je označena

238 302 jako funkce b^z6. Pro transformovanou funkci h'6 platí, že budeli funkce b7 na logické úrovni nula, přejde funkce b'6 na logickou úroveň jedna. Přqjde-li funkce b7 na logickou úroveň jedna, bude pro funkci b”6 platit, že b'6 = b6. Pro kódovou kombinaci klávesy DEL platí, že se nesmí změnit a funkce b'6 = b6. Je-li na klávesnici displeje SM 7202 vystaven některý znak malé abecedy, na příklad znak malé a, jehož kódová kombinace na výstupu, z klávesnice má tvar v pořadí funkcí b7 až Bl = 0011110., uplatní se transformace funkce b6 následovně. V uvedené kombinaci je vidět, že funkce b7 je na logické úrovni nula. To způsobí, že výstup druhého třívstupového obvodu 30 typu negace logického součinu přejde na logickou úroveň jedna nezávisle na logických úrovních zbývajících dvou vstupů druhého třívstupového obvodu 30 typu negace logického součinu. Na vstupy prvního třívstupového obvodu 29 typu negace logického součinu přicházejí logické úrovně jedna z výstupu druhého třívstupového obvodu 30 typu negace logického součinu, z osmivstupového obvodu 26 typu negace logického součinu a rovněž od rozpojeného prvního spínače 28. Výstup prvního třívstupového obvodu 29 typu negace logického součinu, který je na logické úrovni nula, je připojen na vstup třetího třívstupového obvodu 32 typu negace logického součinu, jehož další vstupy jsou rovněž na logické úrovni jedna od druhého spínače 31. Výstup třetího třívstupového obvodu 32 typu negace „logického obvodu jako funkce b*6 bude tedy na logické úrovni jedna. Výsledná výstupní kódová kombinace bl až b7, jejíž funkce b'6 = 1, odpovídá znaku velkého A. Pro kódovou kombinaci klávesy DEL na výstupu z klávesnice platí, že funkce bl až b7 jsou všechny na logické úrovni nula. Po inverzi funkcí bl až b7 invertory 19 až 25 se na všechny vstupy osmivstupového obvodu 26 typu negace logického součinu přivedou logické úrovně jedna. Výstup osmivstupového obvodu 26 typu negace logického součinu přejde na logickou úroveň nula, která nezávisle na logických úrovních zbývajících vstupů prvního třívstupového obvodu 29 typu negace logického součinu přejde na logickou úroveň jedna prostřednictvím výstupu prvního třívstupového obvodu 29 typu negace logického součinu. Výstup třetího třívstupového obvodu 32 typu negace logického součinu jako funkce Έ)6 přejde na logickou úroveň nula, neboí všechny vstupy třetího třívstupového obvodu 32 typu negace logického součinu jsou na logické úrovni jedna. Je vidět, že nenastala změna výstupní funkce 5*6 oproti vstupní funkci b6. Kódová kombinace klávesy DEL se tedy přenese v původním stavu.

230 302

Pro kódové kombinace znaků velké abecedy bude funkce b7 vždy rovna logické úrovni jedna. Na třetí vstup druhého třivstupového obvodu 30 typu negace logického součinu bude přicházet jednak logická úroveň jedna od funkce b7, dále z výstupu osmivstupového obvodu 26 typu negace logického součinu, pokud nebude vystaven znak DEL a na druhý vstup druhého třívstupového obvodu 30 typu negace logického součinu se přivádí inverze funkce b6. Ta se překopíruje přes první třívstupový obtfod 29 typu negace logického součinu a třetí třívstupový obvod 32 typu negace logického součinu jako funkce b*6 se stejnou logickou úrovní, jaká přichází z výstupu klávesnice. To znamená, že kódové kombinace velkých znaků zůstanou zachovány v původním stavu. Přepnutím obou spínačů 28, 31 se vyřadí transformace kódových kombinací z činnosti a provede uvedení displeje 5M 7202 do původního stavu.

Vynálezu lze použít k připojení displeje SM 7202 s alfanumerickou klávesnicí k vývojovému pracovišti INTELLEC MDS 800.

Claims

PŘEDMĚT VYNÁLEZU

236 302

Zapojení pro transformaci kódu alfanumerické klávesnice s logickými obvody, vyznačené tím, že vstupní svorka (1) signálu REMOTE je připojena na výstupní svorku (Ol) signálu REMOTE, vstupní svorka (2) signálu SHIFT je připojena na výstupní svorku (02) signálu SHIFT, vstupní svorka (3) signálu b8 je připojena na výstupní svorku (03) signálu b8, vstupní svorka (4) signálu b7 je připojena na výstupní svorku (04) signálu b7, na vstup sedmého invertoru (25) a na třetí vstup druhého třívstupového obvodu (30) typu negace logického součinu, vstupní svorka (5) signálu b6 je připojena na vstup šestého invertoru (24), vstupní svorka (6) signálu b5 je připojena na výstupní svorku (06) signálu b5 a na vstup pátého invertoru (23), vstupní svorka (7) signálu b4 je připojena na výstupní svorku (07) signálu b4 a na vstup čtvrtého invertoru (22), vstupní svorka (8) signálu b3 je připojena na výstupní svorku (08) signálu b3 a na vstup třetího invertoru (21), vstupní svorka (9) signálu b2 je připojena na výstupní svorku (09) signálu b2 a na vstup druhého invertoru (20), vstupní svorka (10) signálu bl je připojena na výstupní svorku (010) signálu bl a na vstup prvního invertoru (19), vstupní svorka (11) kladného napětí je připojena na výstupní svorku (011) kladného napětí, vstupní svorka (12) pro ZEMI je připojena na výstupní svorku (012) pro ZEMI, vstupní svorka (13) signálu SIG.IMP je připojena na výstupní svorku (013) signálu SIG.IMP, vstupní svorka (14) pro ZEM2 je připojena na výstupní svorku (014) pro ZEM2, případně dále vstupní svorky (15 až 18) pro ZEM3 až ZEM6 jsou připojeny na výstupní svorky (015 až 018) pro ZEM3 až ZEM6, výstup prvního invertoru (19) je připojen na první a druhý vstup osmivstupového obvodu (26) typu negace logického součinu, výstup druhého invertoru (20) je připojen na třetí vstup osmivstupového obvodu (26) typu negace logického součinu, výstup třetího invertoru (21) je připojen na čtvrtý vstup osmivstupového obvodu (26) typu negace logického součinu, výstup čtvrtého invertoru (22) je připojen na pátý vstup osmivstupového obvodu (26) typu negace logického součinu, výstup pátého invertoru (23) je připojen na šestý vstup osmivstupového obvodu (26) typu negace logického součinu, výstup šestého invertoru (24) je připojen na sedmý vstup osmivstupového obvodu (26) typu negace logického součinu, na druhý vstup druhého třívstupového obvodu (30) typu negace lo8

238 302 gického součinu a přes zapínací prvek jednak na druhý a třetí vstup třetího třívstupového obvodu (32) typu negace logického součinu, jednak přes druhý odpor (33) na výstupní svorku (011) kladného napětí, výstup sedmého invertoru (25) je připojen ná osmý vstup osmivstupového obvodu (26) typu negace logického součinu, jehož výstup je připojen na druhý vstup prvního třívstupového obvodu (29) typu negace logického součinu a na první vstup druhého třívstupového obvodu (30) typu negace logického součinu, výstup druhého třívstupového obvodu (30) typu negace logického součinu je připojen na třetí vstup prvního třívstupového obvodu (29) typu negace logického součinu, jehož první vstůj je připojen jednak přes první odpor (27) na výstupní svorku (011) kladného napětí, jednak přes další zapínací prvek na výstupní svorku (014) pro ZEM2, výstup prvního třívstupového obvodu (29) typu negace logického součinu je připojen na první vstup třetího třívstupového obvodu (32) typu negace logického součinu, jehož výstup je připojen na výstupní svorku (05) signálu b'6.