CS232696B1

CS232696B1 - Wiring to merge drive and counter data

Info

Publication number: CS232696B1
Application number: CS837045A
Authority: CS
Inventors: Emanuel Bezrouk; Miroslav Ehl
Original assignee: Emanuel Bezrouk; Miroslav Ehl
Priority date: 1983-09-27
Filing date: 1983-09-27
Publication date: 1985-02-14
Also published as: CS704583A1

Abstract

Zapojení je vhodné pro· řešení společného displeje čítače a předřazeného kmitočtového měniče, kdy je třeba sloučit dva oddálené údaje o měřeném kmitočtu z obou dílčích obvodů. V kaskádě dekád čítače jsou výstupy dekád spojeny přes propojovací invertory, propojovací součinová hradla se vstupy následujících dekád. Vstupy propojovacích součinových hradel jsou spojeny přes volící součinová hradla, pomocný invertor s výstupem hradla měniče. Druhé vstupy volících součinových hradel jsou spojeny s obvody pro ovládání délky měřicího intervalu.The connection is suitable for a common display solution of the counter and the upstream frequency converter, when it is necessary to merge two remote data on the measured frequency from both sub-circuits. In the cascade of the counter decades, the outputs of the decades are connected via the connecting inverters, the connecting product gates to the inputs of the following decades. The inputs of the connecting product gates are connected via the selecting product gates, the auxiliary inverter to the output of the converter gate. The second inputs of the selecting product gates are connected to the circuits for controlling the length of the measuring interval.

Description

Vynález se týká zapojení pro sloučení údajů měniče a čítače, a to pro sečítání násobku přesného kmitočtu odečteného od měřeného kmitočtu v automatickém měniči a rozdílového kmitočtu měřeného čítačem.The invention relates to a circuitry for combining inverter and counter data to sum a multiple of the exact frequency subtracted from the measured frequency in the automatic transducer and the difference frequency measured by the counter.

Při měření kmitočtu čítačem a předřazeným kmitočtovým měničem se v měniči odečítá od měřeného kmitočtu, celistvý násobek n přesného základního kmitočtu f₀ tak, aby rozdílový kmitočet f_z nepřevýšil kmitočtový rozsah čítače. Čítač pak změří rozdílový kmitočet podle nastavené délky měřicího intervalu s potřebným počtem míst a zobrazí jej na displeji. Výsledný údaj měřeného' kmitočtu je dán součtem celistvého násobku n přesného základního kmitočtu z měniče a rozdílového kmitočtu z čítače.When measuring the frequency with the counter and the upstream frequency converter, the inverter is subtracted from the measured frequency, the integral multiple n of the exact fundamental frequency f ₀ , so that the difference frequency f _z does not exceed the frequency range of the counter. The counter then measures the difference frequency according to the set length of the measuring interval with the necessary number of places and displays it on the display. The result of the measured frequency is given by the sum of the integral multiple n of the exact base frequency from the converter and the difference frequency from the counter.

V nejjednodušším případě lze ponechat oblá údaje rozdělené. Je-li např. přesný základní kmitočet 100 MHz, je údaj celistvého násobku n v celých stovkách MHz a lze jej jednoduše přečíst na číslicovce měniče, oddělené od displeje čítače. Číslicovka ukáže konečný stav čítače násobku zastaveného na hodnotě n. Potíž s oddělenými čtením vzniká tam, kde není hodnotia základního kmitočtu dekadické číslo, kde údaj celistvého násobku n přesahuje rozsah jedné dekády a kde výsledný údaj kmitočtu je nutno přenášet po systémové sběrnici·.In the simplest case, the rounded data can be left divided. For example, if the exact base frequency is 100 MHz, the integer multiple of n is hundreds of MHz and can be read easily on the drive's numeral, separate from the counter display. The numeral indicates the final state of the multiple counter stopped at n. The difficulty of separate reading arises where the base frequency values are not a decimal number, where the integer multiple n exceeds the range of one decade and where the resulting frequency data must be transmitted via the system bus.

Součet obou údajů je možné řešit elektronickou sečítačkou. Vzhledem k tomu, že se na dekádách posouvá desetinná tečka a tím celý údaj 1 místo, k němuž je třeba násobek základního kmitočtu přičíst, o šest i více řádů podle délky měřicího intervalu, jde o· úlohu složitou. Dále je možné využít konečného stavu čítače násobku n a přenést například vratným čítačem tento· stav dodatečně do příslušné dekády čítače. Dosud používané způsoby vedou ke komplikované obvodové technice nebo k přídavné mrtvé době v měřicím cyklu.The sum of both data can be solved by an electronic adder. As the decimal point is shifted over decades and thus the whole figure of 1, to which the base frequency multiplier has to be added, by six or more orders of magnitude of the measuring interval, this is a complex task. Furthermore, it is possible to take advantage of the final state of the counter of the multiple n and, for example, to return this state to the corresponding decade of the counter, for example by means of a return counter. The methods used so far lead to complicated circuit technology or additional dead time in the measuring cycle.

Tyto dosavadní nevýhody odstraňuje zapojení pro sloučení údajů měniče a čítače podle vynálezu, jehož podstatou je, že v kaskádě dekád čítače jsou výstupy dekád spojeny přes propojovací inveirtoiry s druhými vstupy propojovacích součinových hradel, jejichž výstupy jsou spojeny se- vstupy následujících dekád, zatímco první vstupy propojovacích součinových hradel jsou spojeny s výstupy volících součinových hradel, jejichž první vstupy jsou spojeny přes pomocný iiniviertor s výstupem hradla měniče, přičemž druhé vstupy volících součinových hradel jsou spojeny s obvody pro ovládání délky měřicího intervalu v bloku čítače. V měniči může být mezi výstup hradla a vstup čítače násobku n zařazen dělič kmitočtu s dělicím poměrem k, je-li násobený kmitočet medekadlcké číslo.These previous drawbacks are eliminated by the connection for combining the inverter and counter data according to the invention, which is based on the fact that in the decade cascade of the counter decade outputs are connected via interconnecting inveirtoirs to the second inputs of interconnecting product gates. the interlocking product gateways are coupled to the outputs of the selectable product gates, the first inputs of which are connected via an auxiliary iiniviertor to the inverter gate output, while the second inputs of the selectable product gates are connected to circuits for controlling the measuring interval length in the counter block. In the inverter, a frequency divider with a dividing ratio k may be included between the gate output and the multiplier counter input n if the multiplied frequency is a medial number.

Hlavní předností vynálezu je to, že jednoduchou obvodovou technikou se získává na· společném displeji čítače součet výsledků na čítači i měniči, přičemž nedochází k časové ztrátě při této operaci, nebot doba přičítání údaje měniče se kryje š funkčně nezbytnou dobou vyhledávání zázněje. Rovněž zásah do obvodů čítače je jednoduchý a nenarušuje propojení nejrychlejších dekád. Použití přídavného děliče v měniči umiožňuje přičítání násobků i nedekadických základních kmitočtů f_o; při tom je možné přídavnými obvody zajistit i změnu dělicího poměru děliče kmitočtu v případě, že by bylo nutno během vyhledávacího cyklu měnit i základní kmitočet f₀. Tím je systém tohoto přičítání zcela obecný a umožňuje řešení součtu dvou údajů prakticky ve všech modifikacích součinnosti kmitočtového měniče a čítače.The main advantage of the invention is that by means of a simple circuit technique, the sum of the results on both the counter and the inverter is obtained on a common counter display, avoiding any time loss during this operation, since Also, interference with the counter circuits is simple and does not interfere with the fastest decades. The use of an additional splitter in the inverter allows the addition of both multiples and non-decimal base frequencies f _o ; in this case, it is also possible to provide a change in the dividing ratio of the frequency divider by means of additional circuits if the base frequency f _{0 is} also to be changed during the search cycle. Thus, the system of this addition is quite general and allows the solution of the sum of two data in virtually all modifications of the frequency converter and counter interaction.

Vynález blíže objasní přiložený výkres, kde je uvedeno blokové schéma zapojení pro sloučení údajů měniče a čítače.BRIEF DESCRIPTION OF THE DRAWINGS The invention is illustrated in greater detail in the accompanying drawing, in which a block diagram for combining drive and counter data is shown.

Zapojení sestává z měniče 5 a čítače 1. Dekády 10, 11,... IX čítače 1 jsou zapojeny v kaskádě. Výstupy dekád 10, 11,... IX— —1 a vstupy následujících dekád 11, 12,... ... IX jsou spojeny přes propojovací invertoiry 41, 42.... 4X a propojovací součinová hradla 21, 22,... 2X. První vstupy propojovacích součinových hradel 21, 22,... 2X jsou spojeny s výstupy volících součinových hradel 31, 32,... 3X, jejichž první vstupy jsou spojeny přes pomocný invertor 7 jednak s hradlem 50 měniče 5 a jednak přes dělič 51 kmitočtu, čítač 52 násobku n, násobič 53 kmitočtu, směšovač 54, zesilovač 55 s detektorem· 56.The wiring consists of converter 5 and counter 1. Decades 10, 11, ... IX of counter 1 are cascaded. The outputs of the decades 10, 11, ... IX - 1 and the inputs of the following decades 11, 12, ... ... IX are connected via junction invertoires 41, 42 ... 4X and junction product gates 21, 22 ,. .. 2X. The first inputs of the interconnecting product gates 21, 22, ... 2X are connected to the outputs of the selector product gates 31, 32, ... 3X, whose first inputs are connected via an auxiliary inverter 7 to the gate 50 of the converter 5 and to the frequency divider 51 , counter 52 times n, frequency multiplier 53, mixer 54, amplifier 55 with detector · 56.

Výstup detektoru 56 měniče 5 je spojen s hradlovacím vstupem 503 hradla 50 a současně s obvody 81 pro ovládání délky měřicího intervalu v bloku 8 čítače 1, které nesouvisí bezprostředně s vynálezem. S obvody 81 pro ovládání délky měřicího intervalu jsou spojeny rovněž druhé vstupy volících součinových hradel 3.1, 32,... 3X, hradlo 6 čítače 1, dekády 10, 11,... IX čítač 52 násobku n a násobič 53 kmitočtu měniče 5. Dekády 10, 11,... IX jsou spojeny s displejem 9. Hradlo 6 čítače 1 je spojeno s výstupem zesilovače 55 měniče 5.The output of the detector 56 of the transducer 5 is coupled to the gate input 503 of the gate 50 and simultaneously to the circuits 81 for controlling the length of the measurement interval in block 8 of the counter 1, which are not directly related to the invention. The second inputs of the selectable product gates 3.1, 32, ... 3X, gate 6 of counter 1, decades 10, 11, ... IX are also connected to the circuit 81 for controlling the length of the measuring interval. 10, 11, ... IX are connected to the display 9. The gate 6 of the counter 1 is connected to the output of the amplifier 55 of the converter 5.

Pracovní cyklus má dvě části. Začíná vynulováním dekád 10, 11, ... IX v čítači 1 a současně vynulováním čítače 52 násobku n měniče 5. V tom okamžiku se otevře hradlo 50 měniče 5, uzavřené před tím logickou úrovní výstupu detektoru 56 měniče 5, a impulsy hodinového kmitočtu přiváděné na hodinový vstup 502 hradla 50 měniče 5 přicházejí přes dělič 51 na vstup čítače 52 násobku n, ktorý ovládá násobič 53 kmitočtu f₀. Na jeho výstupu se postupně generují kmitočty n. f„. Při prvním z těchto kmitočtů, s nímž vznikne ve směšovací 54 rozdílový kmitočet, který může projít dolnofrekvenčiní propustí v zesilovači 55, se změní logická úroveň na výstupu komparátoru v detektoru 56 měniče 5 a hinadlo 50 sie uzavře.The duty cycle has two parts. It starts with resetting decades 10, 11, ... IX in counter 1 and simultaneously resetting counter 52 times n of converter 5. At that moment, the gate 50 of converter 5, closed before the logical level of the detector output 56 of converter 5, and clock pulses supplied the clock input 502 of the gate 50 of the converter 5 arrives via the divider 51 at the input of the counter 52 times n which controls the frequency multiplier 53 f ₀ . At its output, frequencies n. F “are gradually generated. At the first of these frequencies, with which a differential frequency is generated in the mixing 54 that can pass the low-pass filter in the amplifier 55, the logic level at the comparator output in the detector 56 of the converter 5 changes and the refinement 50 closes.

Tím se vyhledávání zastaví 'a je nastave232696 na stálá hodnota celietvého násobku základního knrtočtu do dalšího vynulování. Současně s vyhledáváním zázněje v měniči 5 přicházejí hodinové impulsy z výstupu hradla 50 přes pomocný invertor 7 na vstupy volících součinových bradel 31, 32, ... 3X, z nichž jedno, podle zvolené délky měřicího intervalu, je otevřeno a umožňuje průchod skupiny n Impulsů generovaných ve vyhledávacím cyklu na vstup příslušné dekády 11, 12, ... IX, na níž je třeba přičíst údaj n. f„ před otevřením hradla 6 čítače 1. K tomuto nenulovému počátečnímu stavu se pak připočítávají na dekádách 11, 12, ... ... IX čítače 1 impulsy po dobu měřicího interválu, čímž dochází k sečtení údajů měniče 5 i čítače 1.This stops the search, and sets 226969 to a constant value of the celite multiple of the base quota until the next reset. Simultaneously with the search for a buzzer in the converter 5, the clock pulses from the gate 50 output via the auxiliary inverter 7 reach the inputs of the selective product parallel bars 31, 32, ... 3X, one of which is open according to the selected measuring interval length. generated in the search cycle to enter the relevant decade 11, 12, ... IX, to which n. f 'must be added before the counter 6 is opened. The non-zero initial state is then added at decades 11, 12, .. ... IX counter 1 pulses during the measuring interval, which sums the data of the inverter 5 and the counter 1.

V případě, že základní kmitočet f₀ je dekadické číslo, stačí jednodušší zapojení bez děliče 51 kmitočtu.In case the base frequency f ₀ is a decimal number, a simpler connection without a frequency divider 51 is sufficient.

Není-li základní kmitočet f₀ dekadické číslo, lze ,jej vyjádřit výrazem f₀ = k . 10^m kde k — dělicí poměr roven 2, 3, 4 . . . m — udává řád hodnoty základního kmitočtu l₀.If the fundamental frequency f _{0 is not a} decimal number, it can be expressed as f ₀ = k. 10 ^m where k - dividing ratio is 2, 3, 4. . . m - gives the order of the fundamental frequency value l ₀ .

Na příslušnou dekádu je tedy třeba přivést v tomto případě skupinu impulsů n . k, cotž lze zajistit tím, že mezi výstup hradla a vstup čítače 52 násobku n se zařadí dělič 51 kmitočtu s dělicím poměrem k. Potom na jeden krok násobiče 53 kmitočtu připadne k impulsů, započítaných na příslušnou dekádu a tedy při n krocích celkový počet impulsů o. k číslicově rovný násobku n. f₀ (řád m základního kmitočtu f₀je respektován volbou vhodné dekády s příslušnou váhou j.In this case, it is necessary to bring a group of pulses n to the respective decade. k, which can be ensured by including a frequency divider 51 with a dividing ratio k between the gate output and the counter input 52 times n. Then, for one step of the frequency multiplier 53, the pulses counted for the decade and thus the n number of pulses k numerically equal to the multiple of n. f ₀ (the order m of the fundamental frequency f ₀ is respected by choosing the appropriate decade with the appropriate weight j.

Ve druhé části cyklu se otevře hradlo G čítače 1, změří se rozdílový kmitočet f_z a zobrazí se na displeji 9. Tím měřicí cyklus kolně í.In the second part of the cycle, the gate G of the counter 1 is opened, the differential frequency f _z is measured and displayed in the display 9. Thus, the measuring cycle is knee.

Po novém vynulování čítače 52 násobku n se zruší nastavený rozdílový kmitočet, tím se změní logická úroveň výstupu detektoru 56 měniče 5, otevře se hradlo 50 atd.After resetting the counter 52 times n, the set differential frequency is canceled, changing the logic level of the detector 56 of the drive 5, opening the gate 50, and so on.

Výsledný údaj na displeji z obou cyklů je pak vždy f = n . f₀ + fz kde n — násobek základního kmitočtu f₀ — základní kmitočet f_z — rozdílový kmitočet.The resulting reading from both cycles is then always f = n. f ₀ + fz where n - basic frequency f ₀ - basic frequency f _z - differential frequency.

Zapojení podle vynálezu je vhodné pro· řešení společného displeje čítače a předřazeného kmitočtového měniče, kdy je třeba sloučit dva oddělené údaje o měřeném kmitočtu z obou dílčích obvodů.The connection according to the invention is suitable for the solution of a common display of the counter and the upstream frequency converter, where it is necessary to combine two separate measured frequency data from both sub-circuits.

Claims

SUBJECT

Wiring for combining drive and counter data, characterized in that in the decade cascade of the counter (1) there are decade outputs (10,11, ...

... IX — 1) coupled via the interconnecting inverters (41, 42i, ... 4Xj) to the second inputs of the interconnecting product gates (21, 22, ...).

... 2Xj, the outputs of which are connected to inputs of the following decades (11, 12, ... IX), while the first inputs of the interconnecting product gates (21, 22, ... 2X) are connected to the outputs of the selectable product gates [31, 32, ... 3X), the first inputs of which are connected via an auxiliary inverter (7) to the parallel output (50) of the inverter (5), the second inputs of the selector product gates (31, 32, .... 3X). are connected to circuits (81) for controlling the length of the measuring interval in the counter block (8) (11).

Wiring according to claim 1, characterized in that in the transducer (5) a frequency divider (51) with a dividing ratio k is included between the gate output (50) and the counter input (52) of the multiplier n, if the multiplied frequency is a non-decimal number .

1 sheet of drawings