SU371690A1 - - Google Patents
Info
- Publication number
- SU371690A1 SU371690A1 SU1635329A SU1635329A SU371690A1 SU 371690 A1 SU371690 A1 SU 371690A1 SU 1635329 A SU1635329 A SU 1635329A SU 1635329 A SU1635329 A SU 1635329A SU 371690 A1 SU371690 A1 SU 371690A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- circuit
- reversible
- output
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
УСТРОЙСТВО дл ПРОВЕРКИ РЕВЕРСИВНЫХ СЧЕТЧИКОВDEVICE FOR CHECKING REVERSIBLE COUNTERS
1one
Изобретение относитс к области электронной вычислительной техники и может быть использовано в испытательном оборудовании дл проверки электронных схем.The invention relates to the field of electronic computing and can be used in test equipment for testing electronic circuits.
Известные устройства дл проверки электронных счетчиков, содержащие вспомогательные счетчики в логические схемы, обеспечивают проверку накапливающих счетчиков. Однако они непригодны дл комнлексной проверки реверсивных счетчиков.The known devices for checking electronic meters, containing auxiliary meters in logic circuits, provide a check for accumulating meters. However, they are not suitable for a comprehensive check of reversible meters.
Цель изобретеии - упрощение проверки реверсивных счетчиков.The purpose of the invention is to simplify the verification of reversible meters.
Это достигаетс тем, что в устройстве нулевые выходы первого и второго триггеров счетчика соединены через первую схему «И с шиной «Сброс провер емого реверсивного счетчика и с одним входом второй схемы «И, другой вход последней - с щииой тактовых импульсов , а выход - со счетным входом провер емого реверсивного счетчика. Нулевой н единичный выходы иервого триггера счетчика св заны соответственно с шинамп «Сложение и «Вычитание провер емого реверсивного счетчика , а иулевые и единичные выходы первого триггера счетчика и последнего триггера провер емого реверсивного счетчика - с входами схемы равнозначности, выход которой соединен с И1ИНОЙ «Неисиравио.This is achieved by the fact that in the device the zero outputs of the first and second counter triggers are connected via the first I circuit to the Reset of the checked reversible counter and to one input of the second I circuit, the other input of the last is from the clock pulses, and the output from counter input of the checked reversible counter. The zero n unit outputs of the first counter trigger are associated respectively with the “Addition and Subtraction of the checked reversible counter” shunt, and the zero and single outputs of the first trigger of the counter and the last trigger of the reverse reversible counter — with the inputs of the equivalence circuit, the output of which is connected to the ITS “Unbendable inverter counter” with the equality circuit, the output of which is connected to the ITS “Unprotected reversible counter, with the equivalence circuit inputs, the output of which is connected to the ITS“ Unprotected reversible counter, with the equivalence circuit inputs, the output of which is connected to the ITS “Unprotected reversible counter, with the equivalence circuit inputs whose output is connected to the ITS“ Unprotected reversible counter ”with the equivalence circuit, the output of which is connected to the ITS“ Unprotected reverse counter ” .
Благодар указанным св з м реверсивныThanks to the above links, they are reversible.
счетчик любой разр дности провер ют за четыре такта.any bit counter is checked in four clocks.
Схема устройства приведена на чертеже. Устройство содержит двухразр дный счетчик 1, счетный вход которого соединен с щиной тактовых импульсов, а нулевые выходы со схемой «И 2, св занной с шииой «Сброс провер емого реверсивиого счетчика 3 и одннм входом схемы «И 4, через которую щина тактовых импульсов соединена со счетным входом счетчнка 3.Diagram of the device shown in the drawing. The device contains a two-bit counter 1, the counting input of which is connected to a clock pulse width, and zero outputs with an AND 2 circuit connected to the Reset of the checked reversible counter 3 and one And 4 input circuit through which the clock pulse width is connected with a counting input count 3.
Нулевой н единичиый выходы первого триггера счетчика 1 подключены соответственно к шинам «Сложение и «Вычитание счетчика 3, нулевые н единичные выходы первого триггера счетчика и последнего триггера счетчика 3 через схему 5 равнозначности - к шине «Ненсправно .Zero n single outputs of the first trigger of counter 1 are connected respectively to the buses “Addition and“ Subtraction of counter 3, zero and zero outputs of the first trigger of the counter and the last trigger of counter 3 through the equivalence circuit 5 to the bus “Unsatisfactory.
Единичные выходы триггеров счетчика 1 и выход схемы 5 равнозначностн подсоединены через нормально замкнутую кнопку 6 блокггровки к шине устройства.The single outputs of the trigger 1 of the counter and the output of the circuit 5 are equivalently connected via the normally closed block 6 of the trigger to the device bus.
Устройство работает следуюии1М образом. Пока кнопка 6 не нажата, триггеры счетчика 1 наход тс в нулевом ноложении, а выход схемы 5 равнозначности заблокироваи. Сигнал «Ь с выхода схемы «И 2 держит схему «И 4 закрытой, тактовые имиульсы на счетчик 3 не поступают. При нажатии киоикн блокировка со счетчнThe device works in the following way. While button 6 is not pressed, the triggers of counter 1 are in the zero position, and the output of circuit 5 of the equivalence is blocked. The signal “L from the output of the circuit“ AND 2 keeps the circuit “AND 4 closed, the clock emulsions do not arrive at counter 3. When you press koiikn lock with count
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1635329A SU371690A1 (en) | 1971-03-15 | 1971-03-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1635329A SU371690A1 (en) | 1971-03-15 | 1971-03-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU371690A1 true SU371690A1 (en) | 1973-02-22 |
Family
ID=20469284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1635329A SU371690A1 (en) | 1971-03-15 | 1971-03-15 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU371690A1 (en) |
-
1971
- 1971-03-15 SU SU1635329A patent/SU371690A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2831162A (en) | Time-interval measuring device | |
SU371690A1 (en) | ||
US3062443A (en) | Indicating system | |
SU359998A1 (en) | DEVICE FOR MEASURING INTERVALS OF TIME | |
US4103148A (en) | Dynamic pulse difference circuit | |
SU457936A1 (en) | Device for determining the orthogonality of two vectors | |
SU368583A1 (en) | MEASURING TIME INTERVALS | |
SU913326A1 (en) | Digital period meter | |
SU497732A1 (en) | Meter Check Device | |
SU469098A1 (en) | Overlap digital phase meter | |
SU533905A1 (en) | Digital, averaging time interval meter | |
SU485452A1 (en) | Device for determining the number of trees in a graph | |
SU447848A1 (en) | Reversible decimal meter | |
SU451045A1 (en) | Period measuring device | |
SU1200188A1 (en) | Digital meter of measured frequency deviation from nominal rating | |
SU410560A1 (en) | ||
SU708253A1 (en) | Time interval measuring arrangement | |
SU336793A1 (en) | IN DIGITAL CODE | |
SU559218A1 (en) | Selective time meter | |
SU377736A1 (en) | DEVICE FOR MEASURING THE DURATION OF TIMING OF TEMPERATURE ELECTROMAGNETIC RELAYS | |
SU395989A1 (en) | Accumulating Binary Meter | |
SU363215A1 (en) | BINARY COUNTER WITH ERROR CONTROL | |
SU399822A1 (en) | DEVICE FOR MEASUREMENT OF TIME INTERVALS | |
SU809037A1 (en) | Time interval meter | |
SU481898A1 (en) | Device for testing binary number comparison circuits |