CS231009B1

CS231009B1 - Regulator of cooling stack

Info

Publication number: CS231009B1
Application number: CS292281A
Authority: CS
Inventors: Zdenek Ambroz; Pavel Rozen
Original assignee: Zdenek Ambroz; Pavel Rozen
Priority date: 1981-04-16
Filing date: 1981-04-16
Publication date: 1984-09-17

Description

Vynález se týká regulátoru chladicích věží, určeného zejména pro řízení teploty výstupního médie jednotlivých věží nebo více věží zapojených do společného okruhu.The invention relates to a cooling tower controller, in particular for controlling the temperature of the output medium of individual or several towers connected in a common circuit.

V současné době se provozují chladicí věže převážně bez regulace, tento provoz je nehospodárný a v případě potřeby řízení vyžaduje přítomnost obsluhy a proto se zavádějí různé způsoby regulace. Známé způsoby regulace používají Škrticí klapky přívodního vzduchu, tento systém vyžaduje maximální výkon pohonné jednotky i při malém zatížení.At present, cooling towers are mainly operated without control, this operation is wasteful and, if control is required, requires the presence of an operator and therefore various control methods are introduced. Known control systems use supply air chokes, this system requires maximum power output even under low load.

Jiné systémy regulace rychlosti pohonné jednotky využívají třípolohový regulátor teploty a mechanický programátor. Nevýhodou těchto zařízeni jsou malá energetická účinnost, nároky na údržbu nebo malá variabilnost při zvyšování počtu věží.Other powertrain speed control systems use a three-position temperature controller and a mechanical programmer. The disadvantages of these devices are low energy efficiency, maintenance requirements or low variability in increasing the number of towers.

Regulátor chladicích věži podle vynálezu uvedené nevýhody nemá, neobsahuje žádné pohyblivé části a proto nevyžaduje žádnou údržbu. Určení počtu řízených věží se provádí programováním pevné paměti regulátoru, to zaručuje značnou variabilitu při rozěiřování počtu věží v okruhu, v základním zapojení od jedné do sedmi při třístupňové regulaci. Při rozěíření paměti lze zvyěovat počet věží libovolně.The cooling tower controller according to the invention does not have these disadvantages, does not contain any moving parts and therefore requires no maintenance. The number of controlled towers is determined by programming the fixed memory of the controller, which ensures considerable variability in the expansion of the number of towers in the circuit, in the basic connection from one to seven in three-stage control. As the memory expands, the number of towers can be increased at will.

Regulátor chladicích věží podle vynálezu, obsahuje elektrický teploměr, blok komparátorů, rozhodovací blok, generátor adres, blpk paměti, blok výkonových spínačů, blok nulování, blok hodinových pulsů.The cooling tower controller according to the invention comprises an electric thermometer, comparator block, decision block, address generator, blpk memory, power switch block, reset block, clock pulse block.

Podstata vynálezu pak spočívá v tom, že vstup teploměru je spojen s vnější soustavou, výstup teploměru je připojen na vstup bloku komparátorů, který obsahuje zdroj referenčního napětí, prvý a druhý výstup bloku komparátorů je připojen na prvý a druhý vstup rozhodovacího bloku, třetí a čtvrtý vstup rozhodovacího bloku je připojen ne prvý a druhý výstup zdroje hodinových pulsů, pátý a Šestý vstup rozhodovacího bloku je připojen ns prvý a druhý výstup bloku pěnití, prvý a druhý výstup rozhodovacího bloku je připojen na prvý a druhý vstup generátoru adres, třetí výstup rozhodovacího bloku je připojen na prvý vstup bloku nulování, třetí vstup generátoru adres je připojen ne výstup bloku nulování, čtvrtý vstup generátoru adres je připojen na třetí výstup zdroje hodinových puleů, prvý až pátý výstup generátoru adres je připojen na prvý ež pátý vstup bloku pamětí, Šestý výstup generátoru adres je zapojen na prvý vstup zdroje hodinových pulsů, třetí až šestnáctý výstup bloku pěnití je připojen na prvý až čtrnáctý vstup bloku výkonových spínačů, druhý výstup bloku nulování je připojen na druhý vstup zdroje hodinových pulsů, druhý vstup bloku nulování je připojen na napájecí napiti, třetí vstup zdroje hodinových pulsů je připojen na vnější zdroj> frekvence.The thermometer input is connected to an external system, the thermometer output is connected to a comparator block input which includes a reference voltage source, the first and second comparator block outputs are connected to the first and second decision block inputs, the third and fourth decision block input not connected to first and second clock pulse output, fifth and sixth decision block input connected to first and second froth block output, first and second decision block output connected to first and second address generator input, third decision block output is connected to the first input of the reset block, the third address of the address generator is connected to the output of the reset block, the fourth input of the address generator is connected to the third output of the clock source, the first to fifth output of the address generator is connected to the first address generator is connected to the first input of the clock pulse source, the third to the sixteenth output of the foam block is connected to the first to the fourteenth input of the power switch block, the second output of the reset block is connected to the second input of the clock pulse the clock source is connected to an external source> frequency.

Vynález Je blíže objasněn ne příkladě provedení podle přiloženého výkresu, blokové schéme regulátoru chladicích věží. Uvedené blokové, ale i principiální schéma je shodné pro věechny způsoby spínání i pro všechny počty připojených věží, liSí se pouze počtem spínačů v bloku výkonových spínačů £ podle počtu věží a způsobem programování paměti v bloku paměti 2·BRIEF DESCRIPTION OF THE INVENTION The invention is illustrated in more detail by way of example with reference to the accompanying drawing, a block diagram of a cooling tower controller. The above block diagram as well as the principle diagram are identical for all switching modes and for all the number of connected towers, differing only by the number of switches in the block of power switches 6 according to the number of towers and the way of programming the memory in the block 2.

Na schématu je signál regulované teploty Tn chlazeného média přiveden na vstup 01 teploměru 2, na výstupu 11 se objeví napětí úměrné teplotě Tn. Toto napětí se přivede ne vatup 111 bloku komparátorů %,· Blok komparátorů 2 obsahuje zdroj referenčního napětí a obvody pro nastavení horní a dolní meze teploty a komparátory úrovní. Je-li teplota Tji vyiií než nastavená horní mez, objeví ae na výstupech 21 a 22 komparátorů 2 log 1.In the diagram, the controlled temperature signal Tn of the cooled medium is applied to the input 01 of the thermometer 2, at the output 11 a voltage proportional to the temperature Tn appears. This voltage is applied to comparator block 111%. · The comparator block 2 comprises a reference voltage source and upper and lower temperature setting circuits and level comparators. If the temperature Tji is higher than the set upper limit, 2 log 1 will appear on the comparator outputs 21 and 22.

Je-li teplota Tn nižžl než dolní mez, objev? se na obou výstupech 21. 22 komparátorů £ log O”. Je-li teploťe Tn v intervalu vymezeném oběma mezemi, objeví se ne výstupu g1 log 0 a na výstupu 22 log 1. Jsou-li oba vstupy 121 a 122 rozhodovacího bloku i v log 1*. pak ss v okamžiku příchodu hodinového pulsu do vstupu 182 objeví na výstupu 31 puls, který zvýií adresu na výstupech JtJL» 4ί· 11 generátoru adres 4 o jedna. PokudIf the temperature Tn is lower than the lower limit, the discovery? on both outputs 21. 22 comparators £ log O ”. If the temperature Tn is within the interval defined by both limits, log1 appears at output g1 and log 1 at output 1. If both decision block inputs 121 and 122 are also in log 1 *. then, when the clock pulse arrives at the input 182, the DC will output a pulse at the output 31 that will increase the address at the outputs of the address generator 4 by one. If

Je teplota Tn vyžží než horní mez při každém hodinovém pulsu se zvyiuje adresa o jednu až do neývyiií adresy určené počtem věží a způsobem regulace.As the temperature Tn is greater than the upper limit at each clock pulse, the address is increased by one until the address is determined by the number of towers and the control method.

Při dosažení nej vyěší adresy se na výstupu 51 bloku pamětí 2 objeví log 0, která na vstupu 222 roshodovacího bloku £ zablokuje hodinové pulsy pro zvyšování odres. Poklesne-li teplota Tn pod dolní mez, objeví ae na obou vstupech 121 a 122 rozhodovacího bloku £ log 0 a s příchodem hodinového pulsu do vstupu 182 se na výstupu 32 Objeví puls, který sníží adresu generátoru adres £ o Jedna.Upon reaching the highest address, a log 0 appears at the output 51 of the memory block 2, which blocks clock pulses at the input 222 of the clock block 6 to increase the scuff. If the temperature Tn drops below the lower limit, then at both inputs 121 and 122 of the decision block £ log 0, and with the arrival of the clock pulse to input 182, a pulse occurs at output 32 that reduces the address generator address by one.

Pokud jsou na výstupech 21 a 22 bloku komparátorů 2. log O při každém hodinovém pulsu ss snižuje adresa až do nejnižší adresy, kdy se na výstupu 52 bloku pamětí 2 objeví log 0, která na vstupu 152 rozhodovacího bloku £ zablokuje hodinové pulsy pro snižování adres. Je-li teplote T)n v intervalu určeném mezemi, pak ee na výstupu 33 rozhodovacího bloku 2 objeví log 0, který na vstupu 133 bloku nulování 2 způsobí, že výstup 22 zablokuje na vstupu 172 zdroje hodinových pulsů 2 hodinové pulsy.If at comparator block 2 outputs 21 and 22, log 0 decreases the address to each lowest ss clock pulse to the lowest address when log 0 appears at output 52 of memory block 2, blocking clock pulses for address reduction at input 152 of decision block £. . If the temperature Tn is within an interval determined by limits, then ee at log 33 outputs output log 0, which at input 133 of reset block 2 causes output 22 to block 2 clock pulses at input 172 of the clock pulse source.

Generátor adres £ na výstupech £1., £2, £2, ,41 generuje adresy, které přes vstupy 141. 142. 143. 144 bloku pamětí 2 vyvolují ns výstupech 22. 22. 501 . 502. 503. 504. 505. 506. 507. 508. 509, 510. 511. 512. 513. 514 obsah paměti. V paměti Je uložen algoritmus řízení věží. Obsah pamětí se objeví na vstupech 1501. 1502. 1503. 1504¾ 1505. 1506. 1507. 2222. 2222, 2212, 1212, 1212. 2212. 1211 bloku výkonových spínačů 6,, který je přímo spojen e regulovanou soustavou. Okamžitý stav paměti udává stupeň regulace. Výstup £2 generátoru odres £ se používá k posouvání adres při snižování chlazení a způsobuje časové zpoždění, odvozené od signálu ns výstupu ££ zdroje hodinových pulsů .8, při spínání druhého reguléčního stupni po odpojení třetího regulačního stupně. Signál na výstupu £6 generátoru adres £ připojený na vstup 146 zdroje hodinových pulsů 2. zabraňuje zablokování hodinových pulsů před uplynutí· časového zpoždění. Signál Uc na vstupu 07 bloku nulování 2i způsobujeThe address generator £ at outputs £ 1, £ 2, £ 2, 41 generates addresses which, via inputs 141, 142, 143, 144 of the memory block 2, generate ns outputs 22, 22, 501. 502. 503. 504. 505. 506. 507. 508. 509, 510. 511. 512. 513. 514 memory contents. Memory The tower control algorithm is stored. The contents of the memories appear at the inputs 1501. 1502. 1503. 1504¾ 1505. 1506. 1507. 2222. 2222, 2212, 1212, 1212. 2212. 1211 of the power switch block 6, which is directly connected to the controlled system. The instantaneous memory status indicates the degree of control. The ejector generator output 64 is used to shift the addresses as the cooling decreases and causes a time delay derived from the ns output signal £ of the clock pulse output 8 when the second control stage is switched after the third control stage has been disconnected. The signal at the output 6 of the address generator 6 connected to the input 146 of the clock pulse source 2 prevents the clock pulses from being blocked before the time delay expires. The signal Uc at the input 07 causes a reset 2i

Claims

P S 1 S 1 ϊ I OF THE INVENTION

Cooling tower controller, in particular for controlling the temperature of the output medium, consisting of an electric thermometer, a compressor block, a decision block, an address generator, a memory block, a power switch block, a reset block, a clock pulse block, the output (11) of the thermometer (1) is connected to the input (111) of the comparator block (2) containing the reference voltage source, the first and second outputs (21 and 22) of the compressor block (2) are connected to the first and second inputs (121 and 122) of the decision block (3), the third and fourth inputs (181 and 182) of the decision block (3) are connected to the first with the second output (81 and 82) of the clock source (8); and The sixth input (151 and 152) of the decision block (3) is connected to the first and second outputs (51 and 52) of the memory block (5), the first and second outputs (31 s 32) of the decision block (3) are connected to the first and second inlet (13 'and 132) ge the address generator (4), the third output (33) of the decision block (3) is connected to the first input (133) of the reset block (7), the third input (171) of the address generator (4) is connected to the output (71) of the reset block 7), the fourth address (183) of the address generator (4) is connected to the third output (83) of the clock source (8), the first to fifth outputs (41, 42, 43, 44, 45) of the address generator (4) are connected the first to the fifth input (141, 142, 143, 144 # 145) of the memory block (5), the sixth output (46) of the address generator (4) is connected to the first input (146) of the clock pulse (8); the output (5Φ1, 502, 503, 504, 505, 506, 507, 508, 509, 510, 511, 512, 513, 514) of the memory block (5) is connected to the first to sixteenth input (1501, 1502, 1503, 1504 , 1505, 1506, 1507, 1508, 1509, 1510, 1511, 1512, 1513, 514) of the power switch block (6), the second output (72) of the reset block (7) being connected to the second clock pulse source input (172) (8), second input (0) 7) the reset block (7) is connected to the supply voltage, the third input (08) of the clock pulse source (8) is connected to the external frequency source.

1 drawing