CS230987B1 - Zapojení asynchronní vyrovnávací paměti s N-fázovými nahrávacími a čtecími impulsy, založené na principu posuvného registru - Google Patents

Abstract

Elektronické Číslicové počítače, vnější paměti, řídící jedxíotky magnetických diskových pamětí, prostředky přenosu dat. Jednoduché zapojení vyrovnávací paměti, umožňující zápis a čtení bez časových ztrát. Vynález se týká zapojení vyrovnávací paměti, kde stav každého slova je indikován jedním řídícím klopným obvodem a zápis i čtení je prováděno N-fázovými zápisovjými resp. čtecími impulsy. Možné obory použití : elektronické číslicové počítače, řídící jednotky, prostředky přenosu dat.

Description

Vynález se týká zapojení asynchronní vyrovnávací paměti s N-fázovými nahrávacími a čte čími impulsy, založené na principu posuvného registru.

K tomuto účelu se běžně používá poměrně komplikovaně zapojených synchronních vyrovnávacích pamětí, které kromě vlastních paměíových prvků obsahují složitou ovládací elektroniku, skládající se z adresního zápisového registru, adresního čtecího registru, dekodéru adresního zápisového registru, dekodéru adresního čtecího registru a dalších obvodů, sloužících ke generaci zápisových a čtecích impulsů. Ze složitosti tohoto zapojení vyplývá poměrně složitá diagnostikovatelnost. Další nevýhodou těchto zapojení je časová ztráta, která vznikla tím, že do těchto pamětí nelze zapisovat v libovolný okamžik a rovněž ke čtení je třeba určitá vybavovací doba.

Uvedené nedostatky odstraňuje zapojeni asynchronní vyrovnávací paměti s N-fázovými nahrávacími a čtecími impulsy, založené na principu posuvného registru podle vynálezu, jehož podstata spočívá v tom, že se skládá z NxP paměíových klopných obvodů prvního ař N-tého slova, s informací vloženou úrovní signálu přivedeného na hodinové vstupy, kde N je počet slov vyrovnávací paměti a P je počet bitů v jednom slově, NxP součtových hradel prvního, druhého až N-tého slova, N řídících klopných obvodů, I® součinových zápisových hradel,

N-l invertujících zpožSovacíoh zápisových prvků, N součinových čtecích hradel, N-l invertujících zpožSovacích čtecích prvků, přičemž první vstupní vodič s kladným zápisovým impulsem je připojen na první vstup prvního součinového zápisového hradla, druhý vstup prvního součinového zápisového hradla je vodičem spojen s inverzním výstupem prvního řídícího klopného obvodu, inverzní výstup prvního součinového zápisového hradla je spojen vodičem se vstupem prvního invertujíoího zpožSovacího zápisového prvku a s inverzním nastavovacím vstupem prvního řídícího klopného obvodu a dále s prvními inverzními vstupy všech součtových hradel prvního slova, výstup prvního invertujíoího zpožSovacího prvku je vodičem spojen s prvním vstupem druhého součinového zápisového hradla, druhý vstup druhého součinového zápisového hradla je vodičem spojen s inverzním výstupem druhého řídícího klopného obvodu, inverzní výstup druhého součinového zápisového hradla je vodičem spojen se vstupem druhého invertujíoího zpožSovacího zápisového prvku a s prvním inverzním nastavovacím vstupem druhého řídícího klopného obvodu a s prvním inverzním nulovacím vstupem prvního řídícího klopného obvodu a dále s prvními inverzními vstupy všech součtových hradel druhého slova, výstup N-l ho invertujíoího zpožSovacího zápisového prvku je vodičem spojen s prvním vstupem N-tého součinového zápisového hradla, druhý vstup ΪΓ-tého součinového zápisového hradla je vodičem spojen s inverzním výstupem N-tého řídícího klopného obvodu a dále je vyveden jako výstupní vodič indikující prázdnou paměl, inverzní výstup N-tého součinového zápisového hradla je spojen vodičem s prvním inverzním nastavovacím vstupem N-tého řídícího klopného obvodu a s prvním inverzním nulovacím vstupem N-l ho řídícího klopného obvodu a dále a prvními inverzními vstupy všech součtových hradel N-tého slova, druhý vstupní vodič s kladným čtecím impulsem je připojen na druhý vstup N-tého součinového čtecího Kradla, první vstup N-tého součinového čtecího hradla je vodičem spojen s přímým výstupem N-tého řídícího klopného obvodu, inverzní výstup-N-tého součinového čtecího hradla je vodičem spojen s prvním nulovacím inverzním vstupem N-tého řídícího klopného obvodu

230 99T a se vstupem N-tého invertujícího zpožáovacího čtecího prvku a dále s druhými inverzními vstupy všech součtových hradel N-tého slova, výstup N-tého invertujícího zpožSovacího čtecího prvku je vodičem spojen s druhým vstupem N-l ho součinového čtecího hradla, první vstup N-l ho součinového čtecího hradla je vodičem spojen e přímým výstupem N-l ho řídícího klopného obvodu, inverzní výstup N-l ho součinového čtecího hradla je vodičem spojen s druhým inverzním nulovacím vstupem N-l ho řídícího klopného obvodu a s druhým inverzním nastavovacím vstupem N-tého řídícího klopného obvodu a se vstupem N-l ho invertujícího zpožďovacího čtecího prvku a dále a druhými inverzními vstupy všech součtových hradel N-l ho slova, výstup prvního invertujícího zpožSovacího čtecího prvku je vodičem spojen s druhým vstupem prvního součinového čtecího hradla, první vstup prvního součinového čtecího hradla, první vstup prvního součinového čtecího hradla je vodičem spojen s přímým výstupem prvního řídícího klopného obvodu a dále je vyveden jako výstupní vodič indikující plnou paměť, inverzní výstup prvního součinového čtecího hradla je vodičem spojen s druhým inverzním nulovacím vstupem prvního řídícího klopného obvodu a s druhým inverzním nastavovacím vstupem druhého řídícího klopného obvodu a s druhými inverzními vstupy všech součtových hradel prvního slova jsou spojeny vodiči s hodinovými vstupy příslušných klopných paměťových obvodů prvního slova, výstupy součtových hradel druhého slova jsou spojeny vodiči s hodinovými vstupy příslušných klopných paměťových obvodů druhého slova, výstupy součtových hradel N-tého slova jsou spojeny vodiči s hodinovými vstupy příslušných klopných paměťových obvodů N-tého slova, vstupní datové vodiče s vloženými zapisovanými daty jsou spojeny s datovými vstupy příslušných klopných paměťových obvodů prvého slova, výstupy klopných paměťových obvodů prvního slova jsou spojeny vodiči s datovými vstupy příslušných klopných paměťových obvodů druhého slova, výstupy klopných paměťových obvodů N-l ho slova jsou spojeny vodiči s datovými vstupy příslušných klopných paměťových obvodů N-tého slova, výstupy klopných paměťových obvodů N-tého slova jsou též výstupními vodiči z paměti používanými pro odběr čtených dat, třetí vstupní vodič se záporným impulsem k vyprazdňování celé paměti je propojen na poslední inverzní nulovací vstupy všech řídících klopných obvodů.

Hlavní výhodou zapojení podle vynálezu je jednoduchost. Tato vyrovnávací paměť má kromě datových vstupů a výstupů, dvou výstupů indikujících plnou a prázdnou paměť a nulovacího vstupu pouze zápisový a čtecí vstup. Nepotřebuje adresový zápisový registr, adresový čtecí registr, dekodéry těchto registrů ani další obvody, sloužící ke generaci zápisových a čtecích impulsů. Z toho vyplývá i snadná diagnoštikovatelnoet výrovnávací paměti podle vynálezu. Další výhodou je, že použitím této vyrovnávací paměti nevznikají žádné časové ztráty. Lze do ní zapisovat v libovolném okamžiku a při čtení jsou vybíraná data okamžitě k dispozici. Není třeba vzájemně blokovat čtení a zápis.

Na připojeném obrázku je schematicky znázorněno zapojení asynchronní vyrovnávací paměti s N-fázovými nahrávacími a čtecími impulsy, založené na principu posuvného registru, kde ze.součtových hradel prvního slova je kresleno pouze první součtové hradlo prvního slova a zapojení dalších je obdobné, ze součtových hradel druhého slova je kresleno pouze první součtové hradlo 12 druhého slova a zapojení dalších je obdobné, ze

230 987 součtových hradel N-tého slova je kresleno pouze první součtové hradlo 13 N-tého slova a zapojení dalších je obdobné, z klopných paměťových obvodů prvního slova je kreslen pouze první klopný paměťový obvod 1 prvního slova a zapojení dalších je obdobné, z klopných paměťových obvodů druhého slova je kreslen pouze první klopný paměťový obvod 2 druhého slova a zapojení dalších je obdobné, z klopných paměťových obvodů N-tého slova je kreslen pouze první klopný paměťový obvod 1 N-tého slova a zapojení dalších je obdobné, sestávající z NxP paměťových klopných obvodů prvního až N-tého slova 1 až 3, s informací vloženou úrovní signálu přivedeného na hodinové vstupy, kde N je počet slov vyrovnávací paměti a P je počet bitů v jednom slově, NxP součtových hradel 11 až 13 prvního, druhého až N-tého slova, N řídících klopných obvodů 21 až 23» N součinových zápisových hradel 51 až 51, N-l invertujících zpožďovacích zápisových prvků 61 až 62, N součinových čtecích hradel 33 až 31«

N-l invertujících zpož3ovacích čtecích prvků 42 až 41, přičemž první vstupní vodič 511 s kladným zápisovým impulsem je připojen na první vstup prvního součinového zápisového hradla 21» druhý vstup prvního součinového zápisového hradla 51 je vodičem 216 spojen s inverzním výstupem pivního řídícího klopného obvodu 21. inverzní výstup prvního součinového zápisového hradla 51 je spojen vodičem 513 se vstupem prvního invertujícího zpožSovacího zápisového prvku 61 a s inverzním nastavovacím vstupem prvního řídícího klopného obvodu 21 a dále s prvními inverzními vstupy všech součtových hradel 11 prvního slova, výstup prvního invertujícího zpož3ovacího prvku 61 je vodičem 612 spojen s prvním vstupem druhého součinového zápisového hradla 52, druhý vstup druhého součinového zápisového hradla 52 je vodičem 226 spojen s inverzním výstupem druhého řídícího klopného obvodu 22. inverzní výstup druhého součinového zápisového hradla 52 je vodičem 523 spojen se vstupem druhého invertujícího zpož3ovacího zápisového prvku 62 a s prvním inverzním nastavovacím vstupem druhého řídícího klopného obvodu 22 a s prvním inverzním nulovacím vstupem prvního řídícího klopného obvodu 21 a dále s prvními inverzními vstupy všech součtových hradel 12 druhého slova, výstup N-l ho invertujícího zpožSovacího zápisového prvku 62 je vodičem 622 spojen s prvním vstupem N-tého součinového zápisového hradla 53. druhý vstup N-tého součinového zápisového hradla 53 je vodičem spojen s inverzním výstupem N-tého řídícího klopného obvodu 23 a dále je vyveden jako výstupní vodič 236 indikující prázdnou paměť, inverzní výstup N-tého součinového zápisového hradla 53 je spojen vodičem 533 s prvním inverzním nastavovacím vstupem N-tého řídícího klopného obvodu 23 a s prvním inverzním nulovacím vstupem N-l ho řídícího klopného obvodu 22 a dále s prvními inverzními vstupy všech součtových hradel 13 N-tého slova, druhý vstupní vodič 331 s kladným čtecím impulsem je připojen na druhý vstup N-tého součinového čtecího hradla 21, první vstup N-tého součinového čtecího hradla 33 je vodičem 237 spojen s přímým výstupem N-tého řídícího klopného obvodu 23. inverzní výstup R-tého součinového čtecího hradla 33 je vodičem 333 spojen s prvním nulovacím inverzním vstupem N-tého řídícího klopného obvodu 23 a se vstupem N-tého invertujícího zpož3ovacího čtecího prvku 42 a dále s druhými inverzními vstupy všech součtových hradel 13 N-tého slova, výstup N-tého invertujícího zpož3ovacího čtecího prvku 42 je vodičem 422 spojen s druhým vstupem N-l ho součinového čtecího hradla 32. první vstup N-l ho součinového čtecího hradla 32 je vodičem 227 spojen s přímým výstupem N-l ho řídícího klopného obvodu 22, inverzní výstup N-l ho součinového čtecího hradla 32 je

230 987 vodičem 323 spojen s druhým inverzním nulovacím vstupem N-l ho řídícího klopného obvodu 22 a s druhým inverzním nastavovacím vstupem N-tého řídícího klopného obvodu 23 a se vetupem N-l ho invertujícího zpožďovacího čtecího prvku 41 a dále s druhými inverzními vstupy všech součtových hradel 12 N-l ho slova, výstup prvního invertujícího zpož3ovacího čtecího prvku 41 je vodičem 412 spojen s druhým vstupem prvního součinového čtecího hradla 31. první vstup prvního součinového čtecího hradla 31 je vodičem 217 spojen s přímým výstupem prvního řídícího klopného obvodu 21 a dále je vyveden jako výstupní vodič indikující plnou paměl, inverzní výstup prvního součinového čtecího hradla 31 je vodičem 313 spojen s druhým inverz ním nulovacím vstupem prvního řídícího klopného obvodu 21 a s druhým inverzním nastavovacím vstupem druhého řídícího klopného obvodu 22 a s druhými inverzními vstupy všech součtových hradel 11 prvního slova, výstupy součtových hradel 11 prvního slova jsou spo.jeny vodiči 113 s hodinovými vstupy příslušných klopných pamštových obvodů 1 prvního slova, výstupy součtových hradel 12 druhého slova jsou spojeny vodiči 123 a hodinovými vstupy příslušných klopných pamšíových obvodů 2_ druhého slova, výstupy součtových hradel 13 N-tého slova jsou spojeny vodiči 133 s hodinovými vstupy příslušných klopných pamšíových obvodů 2 N-tého slova, vstupní datové vodiče 012 s vloženými zapisovanými daty jsou spojeny s datovými vstupy příslušných klopných pamšíových obvodů 1 prvního slova, výstupy klopných pamšíových obvodů 1 prvního slova jsou spojeny vodiči Pij s datovými vstupy příslušných klopných pamšíových obvodů 2 druhého slova, výstupy klopných pamšíových obvodů 2 N-l ho slova jsou spojeny vodiči 023 a datovými vstupy příslušných klopných pamšíových obvodů 2 N-tého slova, výstupy klopných pamšíových obvodů 2 N-tého slova jsou též výstupními vodiči 033 z paměti používanými pro odběr čtených dat, třetí vstupní vodič 215 se záporným impulsem k vyprazdňováni celé paměti je propojen na poslední inverzní nulovací vstupy všech řídících klopných obvodů 21 až 23.·

Obrázek je kreslen pro N rovno třem. Zapojení dalších slov je obdobné jako zapojení druhého slova, kam patří prvky 52. 62, 22, 22.» 41. 12, 2.

Asynchronní vyrovnávací paměl s N-fázovými nahrávacími a čtecími impulsy, založená na principu posuvného registru pracuje takto :

Před použitím se paměl vynuluje přivedením záporného impulsu na nulovací vstup 215*.

Tím je paměl vynulována a připravena k použití. Na datové vstupy 012 až 033 se přivede slovo dat, které chceme zapsat do paměti. Přivedením kladného impulsu na zápisový vstup 511 se data zapíší postupně až do posledního volného slova v pamšíových klopných obvodech 1 až 2· Zároveň se nastaví řídící klopný obvod 21 až 23. příslušný k tomuto slovu, čímž jsou data tohoto slova chráněna před dalším přepsáním. Takto lze poslupně naplnit celou paměl. Při vybírání dat z paměti jsou žádaná data k disposici na daných datových výstupech 033. Přivedením kladného impulsu na čtecí vstup 331 se tato data přepíší daty předcházejícího slova. Tento posun se provede v celé vyrovnávací paměti, včetně řídícíeh klopných obvodů. TO znamená, že nastavený řídící klopný obvod indikuje platnost dat příslušného slova a naopak přečtenínTslova dat se N-tý řídicí klopný obvod znuluje a všechna zapsaná slova dat se posunou až na konec paměti. Výstupní vodič 217 indikující plnou paměl, určuje, zda lze do paměti psát. Výstupní vodič 2.36 indikující prázdnou paměl určuje, zda

230 9S7 lze z paměti číst.

Asynchronní vyrovnávací paměť s N-fázovými nahrávacími a čtecími impulsy, založená na principu posuvného registru je použita v diskovém modulu systému pro sběr a zpracování dat

KA-10, výrobce Aritma Praha.

Claims (1)

1. , PŘEDMĚT VYNÁLEZU

   Zapojení asynchronní vyrovnávací paměti s N-fázovými nahrávacími a čtecími impulsy založené na principu posuvného registru, vyznačené tím, že se skládá z NxP paměťových klopných obvodů (1 až 3) prvního až N-tého slova, s informací vloženou úrovní signálu přivedeného na hodinové vstupy, kde N je počet slov vyrovnávací paměti a P je počet bitů v jednom slově, NxP součtových hradel (11 až 13) prvního, druhého až N-tého slova,

   N řídících klopných obvodů (21 až 23), N součinových zápisových hradel (51 až 53), N-l invertujících zpožSovacích zápisových prvků (61 až 62), N součinových čtecích hradel (33 až 31), N-l invertujících zpožďovacích čtecích prvků (42 až 41), přičemž první vstupní vodič (511) s kladným zápisovým impulsem je připojen na první vstup prvního součinového zápisového hradla (51), druhý vstup prvního součinového zápisového hradla (51) je vodičem (216) spojen s inverzním výstupem prvního řídícího klopného obvodu (21), inverzní výstup prvního součinového zápisového hradla (51) je spojen vodičem (513) se vstupem prvního invertujícího zpožďovacího zápisového prvku (61) a s inverzním nastavovacím vstupem prvního řídícího klopného obvodu (21) a dále s prvními inverzními vstupy všech součtových hradel (11) prvního slova, výstup prvního invertujícího zpož3ovacího prvku (61) je vodičem (612) spojen s prvním vstupem druhého součinového zápisového hradla (52), druhý vstup druhého součinového zápisového hradla (52) je vodičem (226) spojen s inverzním výstupem druhého řídícího klopného obvodu (22), inverzní výstup druhého součinového zápisového hradla (52) je vodičem (523) spojen se vstupem druhého invertujícího zpožďovacího zápisového prvku (62) a s prvním inverzním nastavovacím vstupem druhého řídícího klopného obvodu (22) a s prvním inverzním nulovacím vstupem prvního řídícího klopného obvodu (21) a dále s prvními inverzními vstupy všech součtových hradel (12) druhého slova, výstup N-l ho invertujícího zpožňovacího zápisového prvku (62) je vodičem (622) spojen s prvním vstupem N-tého součinového zápisového hradla (53), druhý vstup N-tého součinového zápisového hradla (53) je vodičem spojen s inverzním výstupem N-tého řídícího klopného obvodu (23) a dále je vyveden jako výstupní vodič (236) indikující prázdnou paměť, inverzní výstup N-tého součinového zápiso• vého hradla (53) je spojen vodičem (533) s prvním inverzním nastavovacím vstupem N-tého řídicího klopného obvodu (23) a s prvním inverzním nulovacím vstupem N-l ho řídícího kloN* ného obvodu (22) a dále s prvními inverzními vstupy všech součtových hradel (13) N-tého slova, druhý vstupní vodič (331) s kladným čtecím impulsem je připojen na druhý vstup

   N-tého součinového čtecího hradla (33), první vstup N-tého součinového čtecího hradla (33) je vodičem (237) spojen s přímým výstupem N-tého řídícího klopného obvodu 23. inverzní

   230 987 výstup N-tého součinového čtecího hradla (33) je vodičem (333) spojen e prvním nulovacím in verzním vstupem N-tého řídícího klopného obvodu (23) a se vetupem N-tého invertujícího zpož Sovacího čtecího prvku (42) a dále s druhými inverzními vstupy všech součtových hradel (13) N-tého slova, výstup N-tého invertujícího zpožSovacího čtecího prvku (42) je vodičem (422) epojen s druhým vstupem N-l ho součinového čtecího hradla (32), první vstup N-l ho součinového čtecího hradla (32) je vodičem (227) epojen s přímým výstupem N-l ho řídícího klopného obvodu (22), inverzní výstup N-l ho součinového čtecího hradla (32) je vodičem (323) spojen β druhým inverzním nulovacím vstupem N-l ho řídícího klopného obvodu (22) a s druhým inverzním nastavovacím vstupem N-tého řídícího klopného obvodu (23) a ae vstupem N-l ho invertujícího zpožSovacího čtecího prvku (41) a dále e druhými inverzními vstupy všech součto vých hradel (12) N-l ho slova, výstup prvního invertujícího zpožSovacího čtecího prvku (41) je vodičem (412) epojen s druhým vstupem prvního součinového čtecího hradla (31), první vetup prvního součinového čtecího hradla (31) je vodičem (217) spojen β přímým výstupem prvního řídícího klopného obvodu (21) a dále je vyveden jako výstuppí vodič indikující plnou paměť, inverzní výstup prvního součinového čtecího hradla (31) js vodičem (313) spojen s druhým inverzním nulovacím vstupem prvního řídícího klopného obvodu (21) a s druhým inverzním nastavovacím vstupem druhého řídícího klopného obvodu (22) a s druhými inverzními vstupy všech součtových hradel (11) prvního slova, výstupy součtových hradel (11) prvního slova jsou spojeny vodiči (113) s hodinovými vstupy příslušných klopných paměťových obvodů (1) prvního slova, výstupy součtových hradel (12) druhého slova jsou spojeny vodiči (123) s hodinovými vstupy příslušných klopných paměťových obvodů (2) druhého slova, výstupy součtových hradel (13) N-tého slova jsou spojeny vodiči (133) s hodinovými vstupy příslušných klopných paměťových obvodů (3) N-tého slova, vstupní datové vodiče (012) s vloženými zapisovanými daty jsou spojeny 8 datovými vstupy příslušných klopných paměťových obvodů (1) prvního slova, výstupy klopných paměťových obvodů (1) prvního slova jsou spojeny vodiči (013) s datovými vstupy příslušných klopných paměťových obvodů (2) druhého slova, výstupy klopných paměťových obvodů (2) N-l ho slova jsou spojeny vodiči (023) s datovými vetupy příslušných klopných paměťových obvodů (3) N-tého slova, výstupy klopných paměťových obvodů (3) N-tého slova jsou též výstupními vodiči (033) z paměti používanými pro odběr čtených dat, třetí vstupní vodič (215) se záporným impulsem k vyprazdňování celé paměti Je propojen na poslední inverzní nulovací vstupy všech řídících klopných obvodů (21 až 23).