CS230839B1 - Zapojení pulsního generátoru s postupná narůstajícím kmitočtem - Google Patents

Abstract

Vynález se týká zapojení generátoru pulsního signálu, který po zapnutí zvýší kmitočet 2'krát s kvadratickým průběhem. Podstatou vynálezu je propojení osmibitového binárního čítače s multiplexerem řízeným tříbitovým čítačem, jehož hodinový vstup je propojen přes součinové hradlo s výstupem multiplexeru. Zapojení je určeno pro nastavování stavu čítače, který ovládá digitálně analogový převodník.

Description

Vynález se týká zapojení generátoru pulsního signálu a velkou změnou kmitočtu generátoru s kvadratickým průběhem.

V zařízeních pro číslicovou a automatizační techniku se vyskytuje potřeba nastavovat pomocí jednoho ovládacího prvku stav binárního čítače, jehož výstupy jsou například připojeny na vstupy digitálně analogového převodníku. Pokud má čítač více než Btyři bity, což je ěestnáct kombinací, je velmi problematické ruční nastavení při zachováni vhodného času na změnu přes celý rozsah čítače a při možnosti nastavit jednoznačně jeden krok čítače pokud se přivádí na vstup čítače signál o konstantním kmitočtu.

Tyto dosavadní nevýhody odstraňuje zapojení pulsního generátoru s postupně narůstají· cím kmitočtem sestávající z astabilního klopného obvodu, předřadnáho děliče, dvou binárních čítačů, multiplexeru, nulovacího obvodu, obvodu tlačítka a tří součinových hsadel, jehož podstatou je, že výstup astabilního klopného obvodu je spojen se vstupem předřadnáho děliče, jehož výstup je spojen se vstupem osmibitového binárního čítače, jehož výstupy jsou propojeny se vstupy multiplexeru, jehož adresová vstupyjjsou spojeny jednak ae třemi vstupy třetího hradla a jednak s výstupy čítače, který má hodinový vstup připojen na výatuphradla a druhý vstup je připojen na výstup nulovacího obvodu, jehož vstup je spojen s výstupem obvodu tlačítka a zároveň s prvním vstupem prvního hradla a druhým vstupem druhého hradla, jehož první vstup je spojen s výstupem multiplexeru a zároveň s druhým vstupem prvního hradla, jehož třetí vstup je spojen s Výstupem třetího hradla.

Hlavní předností zapojení dle vynálezu je změna kmitočtu generátoru podle kvadratického průběhu.

Vynález blíže objasní přiložený výkres, na kterém je na obrázku základní zapojení.

Zapojení tvoří astabilní klopný obvod 1, jehož výstup je spojen se vstupem předřadnáho děliče 2, jeho výstup je připojen se vstupem osmibitového binárního čítače 4, který má osm výstupů Q0 až Q7_t váhově nejvyěší bit SI j® spojen s váhově nejnižším bitem vstupu DO, postupně až váhově nejnižší bit je spojen s váhoVě nejvyšším bitem vstupu D7 multiplexeru 2, jehož výstup je propojen s druhým vstupem prvního hradla 8 a současně s prvním vstupem druhého hradla 2, přičemž první vstup prvního hradla 8 je spojen s výstupem tlačítka H a je současně připojen na druhý vstup druhého hrgdla 2 ® vstup nulovacího obvodu 2, jehož výstup je spojen s druhým vstupem na vstup R binárního čítače 6, přičemž výstup prvního hradla 8 je spojen s hodinovým vstupem 61 čítače 6, jehož výstup ZO je spojen s adresovým vstupem A, výstup Z1 je spojen s adresovým vstupem B, výstup Z2 je spojen s adresovým vstupem C multiplexeru 2, rovněž výstupy ZO, Z1. Z2 čítače 6 jsou spojeny se vstupy třetího hradla 10, jehož výstup je připojen na vstup prvního hradla 8 a výstup druhého hradla 10 je připojen na výstupní svorku 12. >

Zapojení pracuje za provozu takto:

Astabilní klopný obvod i generuje na výstup signál, který je přivedený na vstup předřadného děliče 2, na jeho výstupu je pulsní signál přicházející na vstup osmibitového binárního čítače 4· ^Na výstupu QO je signál o kmitočtu fQ, na výstupu Q1 je signál o kmitočtu fQ/2 a postupně až na výstupu Q7 je signál o kmitočtu fQ/2^. Výstup QO až Q7 čítače 4 jsou spojeny se vstupem £2 až DO multiplexeru 2 ⁸ to tak, že na vstupu DO je signál o kmitočtu f0/2^, na vstupu Dl je signál o kmitočtu f_Q/2® a postupně až na vstupu D7 je signál o kmitočtu f_Q. Obvod tlačítka 11 vytvoří po stisku tlačítka 11 na výstupu signál o úrovni logické jedničky.

Tento signál je přiveden a vstup nulovacího obvodu 2» který vytvoří nulovací impuls na svém výstupu při změně signálu na vstupu z úrovně logické nuly na úroveň logické jedničky. Tento nulovací impuls přes druhý vstup 62 čítače 6 vynuluje čítač 6. Tím na výstupech ZO až Z2 čítače 6 se nastaví logické nuly a multiplexer 5 se nastaví na přenos ' *7 signálu o kmitočtu f₀/2' ze vstupu DO na jeho výstup. Signál o úrovni logické jedničky a výstupu obvodu tlačítka 11 umožňuje rovněž přenos pulsního signálu z výstupu multiplexeru 5 P'^es druhé hradlo 2 na výstupní svorku 12 a přenos přes první hradle 8 pulsního signálu z výstupu multiplexeru 2 ^na hodinový vstup 61 čítače. Po příchodu každého impulsu na hodinový vstup 61 čítače 6 se změní stav výstupů ZO až Z2 a tím se změní přenos multiplexeru í. To znamená, že na výstupu multiplexeru 5 se vždy po jedné periodě výstupního signálu změní jeho kmitočet na polovinu, až do stavu, kdy. na adresových vstupech A, B, C budou logické jedničky. V tom okamžiku se prostřednictvím prvního a třetího hradla 8 a 10 zablokuje další příchod impulsů na hodinový vstup 61 čítače 6 a na jeho výstupech ZO až Z2 zůstane zachována úroveň logických jedniček a tím je multiplexer 2 nastaven na přenos signálu o kmitočtu £θ ze vstupu D7 na výstup. Pokud je na výstupu obvodu tlačítka 11 úroveň logické nuly, je na výstupní svorce 12 přes druhé hradlo 2 nastavena úroveň logická nuly.

Hlavní využití tohoto zapojení je v obvodech, kde je potřeba nastavit stav binárního čítače, jehož výstupy ovládají digitálně analogový převodník pro řízení jakýchkoliv veličin.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pulsního generátoru s postupně narůstajícím kmitočtem sestávající z astebilního klopného obvodu, předřadného děliče, dvou binárních čítačů, multiplexeru, nulovacího obvodu, obvodu tlačítka a tří součinových hradel, vyznačené tím, že výstup astabilního klopného obvodu (1) je spojen se vstupem předřadného děliče (2), jehož výstup je spojen se vstupem osmibitového binárního čítače (4), jehož výstupy (Q0 až Q7) jsou propojeny se vstupy (D7 až DO) multiplexeru ¢5), jehož adresové vstupy (A, B, C) jsou spojeny jednak se třemi vstupy třetího hradla (10) a jednak s výstupy (ZO až Z2) čítače (6), který má hodinový vstup (61) připojen na výstup hradla (8) a druhý vstup (62) je připojen na výstup nulovacího obvodu (7), Jehož vstup je spojen s výstupem obvodu tlačítka (11) a zároveň s prvním vstupem prvního hradla (8) a druhým vstupem druhého hradla (9), jehož první vstup je spojen s výstupem multiplexeru (5) a zároveň s druhým vstupem prvního hradla (8), jehož třetí vstup je spojen s výstupem třetího hradla (10).