CS228803B1 - Connection of circuits for connection of control panel with CNC system - Google Patents
Connection of circuits for connection of control panel with CNC system Download PDFInfo
- Publication number
- CS228803B1 CS228803B1 CS659482A CS659482A CS228803B1 CS 228803 B1 CS228803 B1 CS 228803B1 CS 659482 A CS659482 A CS 659482A CS 659482 A CS659482 A CS 659482A CS 228803 B1 CS228803 B1 CS 228803B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- inputs
- outputs
- output
- input
- serial
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Zapojení obvodů slouží k sériovému přenosu dat mezi ovládacím panelem a centrální jednotkou číslioového řídicího systému pro řízení pracovních strojů. Obvody obsahují dva sériové asynchronní přijímaěe/vysllaěe dat, mezi nimiž dochází k přenosu informací sériovým způsobem. Ovládací prvky panelu jsou uspořádány matioové a neSiní problém je rozšiřovat. Řídící obvody, paměti vstupníoh a výstupníoh stavů a multiplexerní sdružování informací na panelu umožňují konstrukci CNC řízení s minimem realizujících prvků.The circuit connection serves for serial data transmission between the control panel and the central unit of the numerical control system for controlling working machines. The circuits contain two serial asynchronous data receivers/transmitters, between which information is transmitted serially. The control elements of the panel are arranged in a matrix manner and it is not a problem to expand them. The control circuits, input and output state memories and multiplexer information aggregation on the panel allow the construction of CNC control with a minimum of implementing elements.
Description
Vynález se týká zapojení obvodů pro spojení ovládacího pa- » nelu s CNC systémem.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to circuitry for connecting a control panel to a CNC system.
Dosud známá spojení ovládacího panelu s centrální jednotkou NC řídicího systému se dělí podle způsobu přenosu informací na paralelní, sériová nebo serioparalelní. Výhodou paralelního způsobu je jednoduchost řídící logiky a rychlost přenosu, nevýhodou je nutnost realizovat spojení kabelem s desítkami žil, čímž se komplikuje zejména délkové spojení a klesá spolehlivost. Výhodou sériového způsobu je jednoduchost realizace spojení kabelem se třemi resp. více vodiči, nevýhodou jsou složité řídící obvody, zabezpečující správnost přenosu informace a složitý protokol přev nosu zpráv, který musí zajištovat opravu přenášené informace v případě vzniku chyby při přenosu a déle snížení rychlosti přenosu informací. Serioparalelní způsob přenosu slučuje výhody i nevýhody obou uvedených způsobů. Nevýhodou známých zapojení obvodů pro spojení ovládacího panelu s NC systémy je také to, že se * obtížně rozšiřuje počet prvků na panelu v případě potřeby, navíc u paralelního způsobu je nutno zvětšovat počet vodičů spojovacího kabelu. U sériového a serioparalelního způsobu zapojení se rovněž obtížně mění přiřazení kódové informace k jednotlivým prvkům panelu v případě potřeby.The hitherto known connections of the control panel to the central unit of the NC control system are divided according to the method of information transmission into parallel, serial or seri-parallel. The advantage of the parallel method is the simplicity of the control logic and the transmission speed, the disadvantage is the necessity to realize the cable connection with tens of cores, which complicates especially the length connection and the reliability decreases. The advantage of the serial method is the simplicity of the cable connection with three resp. the disadvantages are complex control circuits, ensuring correct information transmission and a complicated message transfer protocol, which must provide for correction of transmitted information in case of transmission error and longer reduction of information transmission speed. The seri-parallel transmission method combines the advantages and disadvantages of both. A disadvantage of the known circuitry for connecting the control panel to the NC systems is also that * the number of elements on the panel is difficult to expand if necessary, and in addition, the number of wires of the connecting cable has to be increased in a parallel manner. With serial and seri-parallel connections, it is also difficult to change the code information to individual panel elements when needed.
Mnohé z těchto nevýhod odstraňuje zapojení obvodů podle vynálezu, jehož podstata spočívá v tom, že první až čtvrtý výstup adresového dekodéru vede na první až čtvrtý vstup bloku řízení zápisu, jehož první až pátý výstup vede na první až pátý adresovací vstup paměti vstupních/výstupních stavů, jejíž výstupy vedou na paralelní vstupy prvního sériového asynchronního přijímače/vysílače, jehož paralelní výstupy vedou na datové vstupy pamětí vstupních/výstupnich stavů, přičemž první a druhý řídící výstup prvního sériového asynchronního přijímače/vysílače vedou na pátý a šestý vstup bloku řízení zápisu, jeho první a druhý řídící vstupMany of these disadvantages are overcome by the circuitry of the present invention, wherein the first to fourth output of the address decoder leads to the first to fourth inputs of the write control block, the first to fifth output of which leads to the first to fifth addressing input of the I / O memory. whose outputs output to the parallel inputs of the first serial asynchronous receiver / transmitter, whose parallel outputs lead to the data inputs of the input / output state memories, wherein the first and second control outputs of the first serial asynchronous receiver / transmitter lead to the fifth and sixth inputs of the write control block; first and second control inputs
228 803228 803
- 3 je spojen s šestým a aedmým výstupem bloku řízení zápisu, jeho sériový výstup je spojen se sériovým vstupem druhého sériového asynchronního přijímače/vysílače a konečně jeho sériový vstup je spojen se sériovým výstupem druhého sériového asynchronního přijímače/vysílače, přičemž paralelní výstupy druhého sériového asynchronního přijímače/vysílače jsou spojeny datovým kanálem se vstupy první pevné paměti a s datovými vstupy pamětí indikovaných znaků, jeho první a druhý řídicí vstup je spojen s prvním a druhým řídicím výstupem bloku řízení přenosu a konečně jeho paralelní vstupy jsou spojeny s výstupy multiplexeru, přičemž paralelní výstupy bloku řízení přenosu vedou adresovým kanálem na vstupy řadiče panelu a dále na vstupy třetí pevné paměti a jeho synchronizační vstup vede na synchronizační výstup bloku řízení zápisu, přičemž stavové výstupy řadiče panelu vedou na první datové vstupy multiplexeru, jeho první budiči výstupy vedou na řádkové budící vstupy matice signálek, jeho druhé budicí vstupy vedou na řádkové budící vstupy matice tlačítek a konečně jeho adresovací výstupy vedou na první paralelní vstupy posuvného registru, jehož druhé paralelní vstupy vedou na výstupy první pevné paměti, přičemž sériový výstup posuvného registru vede na vstup bloku budičů signálek, jehož paralelní výstupy vedou na sloupcové vstupy matice signálek, přičemž synchronizační výstup matice tlačítek vede na vstup číslicového filtru, řádkové a sloupcové výstupy matice tlačítek vedou na adresovací vstupy druhé pevné paměti, jejíž výstupy vedou na druhé datové vstupy multiplexeru, přičemž výstup číslicového filtru vede k jednomu z prvních datových vstupů multiplexeru, jehož adresovací vstup je spojen s přepínacím výstupem bloku řízení přenosu, přičemž zapojení dále obsahuje řadič alfanumerické indikace, jehož adresovací výstupy jsou spojeny s prvními adresovacími vstupy paměti indikovaných znaků a jeho budící výstupy jsou spojeny se vstupy bloku budičů indikace, jehož výstupy jsou spojeny s adresovými vstupy bloku alfanumerických zobrazovačů, přičemž výstupy třetí pevné paměti vedou na druhé adresovací vstupy pamětí indikovaných znaků, jejíž výstupy vedou na vstupy třetí pevné paměti, jejíž výstupy vedou na datové vstupy bloku alfanumerických zobrazovačů.- 3 is coupled to the sixth and seventh outputs of the write control block, its serial output is coupled to the serial input of the second serial asynchronous receiver / transmitter, and finally its serial input is coupled to the serial output of the second serial asynchronous receiver / transmitter, the receivers / transmitters are connected by a data channel to the inputs of the first fixed memory and the data inputs of the indicated character memory, its first and second control inputs are connected to the first and second control outputs of the transmission control block, and finally its parallel inputs are connected to the multiplexer outputs, of the transmission control block through the address channel to the inputs of the panel controller and further to the inputs of the third non-volatile memory, and its synchronization input leads to the synchronization output of the write control block, data inputs of the multiplexer, its first driver outputs lead to the line excitation inputs of the signal matrix, its second driver inputs lead to the line excitation inputs of the button matrix and finally its addressing outputs lead to the first parallel inputs of the shift register whose second parallel inputs lead to the first fixed outputs memory, wherein the shift register serial output leads to a beacon block input whose parallel outputs lead to the column inputs of the beacon matrix, wherein the button matrix sync output leads to the digital filter input, the row and column outputs of the button matrix lead to the address inputs of the second hard memory. the outputs lead to the second multiplexer data inputs, the digital filter output leading to one of the first multiplexer data inputs, the addressing input of which is connected to the switching output of the transmission control block, the wiring further comprising an alphanumeric display controller whose addressing outputs are coupled to the first addressing inputs of the indicated character memory and its driver outputs are coupled to the inputs of the indicating driver block, the outputs of which are coupled to the address inputs of the alphanumeric imaging block, the output of which leads to the inputs of a third non-volatile memory, whose outputs lead to the data inputs of the alphanumeric display block.
Hlavní výhodou tohoto zapojení je to, že maticové uspořádání prvků s plošnou a předchozí i následnou kódovou transformací umožňuje pružně přizpůsobit rozmístění řídicích a indikačních prvků panelu měnícím se požadavkůmbez dalších zásahů do strukturyThe main advantage of this connection is that the matrix arrangement of the elements with surface and previous and subsequent code transformation allows to flexibly adapt the layout of the control and indication elements of the panel to changing requirements without further interventions into the structure
228 803 panelu. Použitím zvláštního synchronizačního kanálu spojeného s blokováním zpětného přenosu umožňuje vynález přenos zpráv s vysokou spolehlivostí na značnou vzdálenost s minimem realizačních prvků a bez potřeby komplikovaného přenosového protokolu.228 803 panel. By using a special synchronization channel coupled with a retransmission block, the invention allows the transmission of messages with high reliability over a considerable distance with a minimum of execution elements and without the need for a complicated transmission protocol.
Příklad zapojení obvodů podle vynálezu je uveden na obr. 1. První až čtvrtý výstup adresového dekodéru 1 vede na první až čtvrtý vstup bloku řízeni zápisu £, jehož první až pátý výstup vede na první až pátý adresovací vstup paměti vstupních/výstupních stavů 2. Její výstupy vedou na paralelní vstupy prvního seriového asynchronního při jímače/vysílače 2» paralelní výstupy vedou na datové vstupy paměti vstupních/výstupních stavů 2. První a druhý řídicí výstup prvního sériového asynchronního přijímač e/vysílače 2. vedou na pátý a šestý vstup bloku řízení zápisu jeho první a druhý řídicí vstup je spojen s šestým a sedmým výstupeny bloku řízení zápisu 4, jeho sériový výstup je spojen se sériovým vstupem druhého sériového asynchronního přijímače/vysílaěe 5, a konečně jeho sériový vstup je spojen se sériovým výstupem druhého sériového asynchronního přijímače/vysílače 2· Paralelní výstupy druhého sériového asynchronního přijímače/vysílače 2 jsou spojeny datovým kanálem se vstupy první pevné paměti 8 a s datovými vstupy paměti indikovaných znaků 17. jeho první a druhý řídicí výstup je spojen s prvním a druhým vstupem bloku řízení přenosu 6, jeho první a druhý řídicí vstup je spojen s prvním a druhým řídicím výstupem bloku řízení přenosu 6 a konečně jeho paralelní vstupy jsou spojeny s výstupy multiplexeru 2· Paralelní výstupy bloku řízení přenosu 6 vedou adresovým kanálem na vstupy řadiče panelu IQ a dále na vstupy třetí pevné paměti 16 a jeho synchronizační vstup vede na synchronizační výstup bloku řízení zápisu Stavové výstupy řadiče panelu 10 vedou na první datové vstupy multiplexeru 2, jeho první budící výstupy vedou na řádkové budicí vstupy matice signálek 14. jeho druhé budicí vstupy vedou na řádkové budicí vstupy matice tlačítek 11 a konečně jeho adresovací výstupy vedou na první paralelní vstupy posuvného registru 2» jehož druhé paralelní vstupy vedou na výstupy první pevné paměti 8. Sériový výstup posuvného registru £ vede na vstup bloku budičů signálek 12, jehož paralelní výstupy vedou na sloupcové vstupy matice signálek 14. Synchronizační výstup matice tlačítek 11 vede na vstup číslicového filtru 12. hádkové a sloupcové výstupy matice tlačítek 11 vedou na adresovací vstupy druhé pevné paměti 1£, jejíž výstupy vedou na druhé datové vstupy multi- 5 -An example of circuitry according to the invention is shown in Fig. 1. The first to fourth output of address decoder 1 leads to the first to fourth inputs of the write control block 6, whose first to fifth outputs leads to the first to fifth addressing input of the input / output state memory. the outputs lead to the parallel inputs of the first serial asynchronous receiver / transmitter 2 »the parallel outputs lead to the data inputs of the input / output status memory 2. The first and second control outputs of the first serial asynchronous receiver / transmitter 2. lead to the fifth and sixth inputs of the write control block its first and second control inputs are coupled to the sixth and seventh outputs of the write control block 4, its serial output is coupled to the serial input of the second serial asynchronous receiver / transmitter 5, and finally its serial input is coupled to the serial output of the second serial asynchronous receiver / transmitter 2 · Pa the parallel outputs of the second serial asynchronous transceiver 2 are connected by a data channel to the inputs of the first fixed memory 8 and the data inputs of the indicated character memory 17. its first and second control outputs are connected to the first and second inputs of the transmission control block 6, its first and second control the input is connected to the first and second control outputs of the transfer control block 6 and finally its parallel inputs are connected to the outputs of the multiplexer 2. Parallel outputs of the transfer control block 6 lead through the address channel to the inputs of the IQ panel controller. the input leads to the sync output of the write control block The status outputs of the controller 10 lead to the first data inputs of the multiplexer 2, its first driver outputs to the line driver inputs of the signal matrix 14. its second driver inputs to the line driver inputs of the button matrix 11 and finally its the output outputs lead to the first parallel inputs of the shift register 2, whose second parallel inputs lead to the outputs of the first fixed memory 8. The serial output of the shift register 8 leads to the input of the signal driver block 12, whose parallel outputs lead to the column inputs of the signal matrix. the buttons 11 lead to the digital filter input 12. the rows and column outputs of the matrix of the buttons 11 lead to the addressing inputs of the second fixed memory 16, whose outputs lead to the second multi-
228 803 plexeru J. Výstup číslicového filtru 12 vede k jednomu z prvních datových vstupů multiplexeru J, jehož adresovací vstup je spojen s přepínacím výstupem bloku řízení přenosu 6. Zapojení dále obsahuje řadič alfanumerické indikace 20, jehož adresovací výstupy jsou spojeny s prvními adresovacími vstupy paměti indikovaných znaků 17 a jeho budící výstupy jsou spojeny se vstupy bloku budičů indikace 21. jehož výstupy jsou spojeny s adresovými vstupy b}.oku alfanumerických zobrazovačů 19. Výstupy třetí pevné paměti 16 vedou na druhé adresovací vstupy paměti indikovaných znaků 17. jejíž výstupy vedou na vstupy třetí pevné paměti 18. jejíž výstupy vedou na datové vstupy bloku alfanumerických zobrazovačů 19♦228 803 plexer J. The output of the digital filter 12 leads to one of the first data inputs of the multiplexer J, the addressing input of which is connected to the switching output of the transmission control block 6. The wiring further comprises an alphanumeric indication controller 20 whose addressing outputs are connected to the first addressing inputs of the memory. of the indicated characters 17 and its drive outputs are coupled to the inputs of the driver block of indication 21 whose outputs are connected to the address inputs b of the alphanumeric display 19. The outputs of the third fixed memory 16 lead to the second addressing inputs of the indicated character memory 17. inputs of the third non-volatile memory 18 whose outputs lead to the data inputs of the alphanumeric display block 19 ♦
Funkce zapojení obvodů dle vynálezu je následující. Centrální jednotka CNC systému komunikuje s pamětí vstupních/výstupních stavů 2 přes její sběrnicový systém, který umožňuje rychlou obousměrnou komůnikaci prostřednictvím adresového dekodéru 1. Cyklus čtefc ní nebo zápisu do paměti vstupních/výstupních stavů 2 probíhá v každém repetičním výpočtovém cyklu CNC systému pouze jedenkrát a je zakončen příkazem charakteru startu přenosu na panel. Přenos dat mezi prvním 3 a druhým 2 sériovým asynchronním přijímačem/vysílačem je určen jejich strukturou.The circuitry function of the invention is as follows. The central unit of the CNC system communicates with the input / output state memory 2 via its bus system, which enables rapid bidirectional communication through the address decoder 1. The read / write state memory 2 cycle runs only once in each repeat calculation cycle of the CNC system and is terminated by the command character of the start of the transmission to the panel. The data transmission between the first 3 and the second 2 serial asynchronous transceivers is determined by their structure.
♦♦
Vlastní komunikace s panelem CNC systému je autonomní, je zahájena aktivací synchronizačního výstupu bloku řízení zápisu 4 mající charakter začátku zprávy, současně tento signál nastavuje blpk řízení přenosu 6 do počátečního stavu.The actual communication with the CNC system panel is autonomous; it is initiated by activating the sync output of the write control block 4 having the character of the start of the message, at the same time setting this signal to blpk the transmission control 6 to its initial state.
Blok řízení zápisu ± přepíše první znak uložený v paměti vstupních/výstupních stavů 2 prostřednictvím jejich paralelních výstupů do vstupního paralelního registru prvého sériového asynchronního přijímače/vysílače který je sériově přenese přes svůj sériový výstup do druhého sériového asynchronního vysílače/přijímače £, jehož jeden řídicí výstup je aktivován ukončením přijímaného znaku a je vyhodnocen v bloku řízení přenosu 6, který v případě, že byl přenesený znak přijat správně, o čemž ho informuje druhý řídicí výstup druhého sériového asynchronního přijímače/vysílače aktivuje adresovací kanál vedený na vstupy řadiče panelu 10 a dále na vstupy třetí pevné paměti 16. V závislosti na stavu adresového kanálu, který může být modifikován změnou struktury bloku řízení přenosu §., je poslední přijatý znak zapsán buá do paměti indikovaných znaků 17 s další transformací danou obsahem třetí pevné paměti 16j nebo do příslušné buňky posuvného registru 2 adresované stavemThe write control block ± overwrites the first character stored in the input / output state memory 2 by means of their parallel outputs to the input parallel register of the first serial asynchronous receiver / transmitter which transmits them serially via its serial output to the second serial asynchronous transmitter / receiver jehož. it is activated by terminating the received character and is evaluated in the transmission control block 6 which, if the transmitted character has been received correctly, informed by the second control output of the second serial asynchronous receiver / transmitter, activates the addressing channel routed to the panel controller inputs 10 and inputs of the third fixed memory 16. Depending on the state of the address channel, which can be modified by changing the structure of the transmission control block §, the last received character is written into either the indicated character memory 17 with a further transformation given the contents of the third fixed memory 16j or to the respective shift register cell 2 addressed by the state
228 803228 803
- 6výstupního datového kanálu druhého sériového asynchronního přijímače/vysílače £, který je transformován první pevnou pamětí 8. Tak je zajištěna libovolná kódová dostupnost každého indikačního prvku na panelu CNC systému. Flexibilita v rozmístění indikačních prvků klávesnice je zajištěna jejich maticovým uspořádáním v bloku matice signálek 14. který je řízen blokem budičů signálek 13. Kódovou transformaci dat pro blok alfanumerických zobrazovačů 19 žajištuje třetí pevná pamět ig, které transformuje kód uložený v pamětí indikovaných znaků 12, adresované mimo okamžik zápisu řadičem alfanumerické indikace 20. který současně řídí blok .budičů indikace 21. Současně s přijetím prvního správného znaku druhým sériovým asynchronním vysílačem/přijímačem 5. blok řízení přenosu 6 generuje na svém prvém výstupu signál zahajující přenos dat z druhého sériového asynchronního vysílače/přijímače 2 na první sériový asynchronní vysílač/přijímač který po přijetí znaku aktivuje své dva řídicí výstupy vedoucí na blok řízení zápisu £, který prostřednictvím svých výstupů zajistí přepis dat do paměti vstupních/výstupnich stavů 2· Vstupní datový kanál druhého sériového asynchronního přijímače/vysílače £ je přepínán multiplexerem 2 v závislosti na stavu a dresové sběrnice bloku řízení přenosu 6 a stavu řadiče panelu 10 na výstupy stavových signálů, výstup z číslicového filtru 12 nebo na výstupy druhé pevné paměti 15. která transformuje pevný kód matice tlačítek 11. Číslicový filtr 12 odstraňuje přechodové stavy vznikající při činnosti spínacích prvků. Příjem chybného znaku aktivuje druhý výstup sériového asynchronního přijímače/vysílače £, blok řízení přenosu 6 zablokuje svou adresovou sběrnici a neumožní příjem ani vyslání dalších znaků, totéž zabezpečí po odvysílání úplné zprávy přes sériový výstup sériového asynchronního přijímače/vysílače £. Počet přijatých znaků je kontrolován v bloku řízení zápisu £, jehož stav je možno sejmout v příslušném datovém kanálu daném adresovým dekodérem X·- the output data channel of the second serial asynchronous receiver / transmitter 8, which is transformed by the first fixed memory 8. Thus, arbitrary code availability of each indication element on the CNC panel is ensured. The flexibility of the layout of the keyboard indicating elements is ensured by their matrix arrangement in the signal matrix block 14, which is controlled by the signal driver block 13. The data code transformation for the alphanumeric display block 19 provides a third fixed memory ig which transforms the code stored in the indicated character memory 12 apart from the moment of writing by the alphanumeric indication controller 20 which simultaneously controls the block of indication drivers 21. Simultaneously with receiving the first correct character by the second serial asynchronous transmitter / receiver 5, the transmission control block 6 generates at its first output a data transfer signal the receiver 2 to the first serial asynchronous transmitter / receiver which, upon receiving the character, activates its two control outputs leading to the write control block £, which, through its outputs, transcribes the data into the input memory ch / output state 2 · input data channel of the second serial asynchronous receiver / transmitter £ is switched by the multiplexer 2, depending on the condition and uniforms bus control block transmission 6 and a state controller panel 10 outputs status signals output from the digital filter 12 or the outputs of the second The digital filter 12 removes transient states arising from the operation of the switching elements. Receiving an erroneous character activates the second output of the serial asynchronous receiver / transmitter 6, the transmission control block 6 blocks its address bus and prevents the reception or transmission of other characters, and provides the same after sending a complete message via the serial output of the serial asynchronous receiver / transmitter 6. The number of received characters is checked in the write control block £, the status of which can be read in the respective data channel given by the address decoder X ·
Zapojení dle předmětu vynálezu lze s výhodou využít zejména při konstrukci NC a CNC systémů, u nichž je často vyžadován oddělitelný ovládací panel, se kterým centrální jednotka řídicího systému komunikuje do vzdálenosti až několika desítek metrů.The wiring according to the invention can be advantageously used especially in the construction of NC and CNC systems, which often require a detachable control panel, with which the central unit of the control system communicates up to several tens of meters.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS659482A CS228803B1 (en) | 1982-09-14 | 1982-09-14 | Connection of circuits for connection of control panel with CNC system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS659482A CS228803B1 (en) | 1982-09-14 | 1982-09-14 | Connection of circuits for connection of control panel with CNC system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS228803B1 true CS228803B1 (en) | 1984-05-14 |
Family
ID=5413354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS659482A CS228803B1 (en) | 1982-09-14 | 1982-09-14 | Connection of circuits for connection of control panel with CNC system |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS228803B1 (en) |
-
1982
- 1982-09-14 CS CS659482A patent/CS228803B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309755A (en) | Computer input/output arrangement for enabling a simultaneous read/write data transfer | |
| US6757777B1 (en) | Bus master switching unit | |
| GB1260341A (en) | Data processing system | |
| EP0955590B1 (en) | Data interface and high-speed communication using the same | |
| KR880011581A (en) | Multi-function diagnostic tester | |
| GB1507761A (en) | Asynchronous communication interface adaptor | |
| US5664123A (en) | Digital communication I/O port | |
| US4554657A (en) | Multiplexed multiplex bus | |
| CA1173929A (en) | Bus system | |
| JPS58114155A (en) | Data processor | |
| US4006456A (en) | Loop fault location and isolation | |
| US6356111B1 (en) | Crosspoint switch array with broadcast and implied disconnect operating modes | |
| CS228803B1 (en) | Connection of circuits for connection of control panel with CNC system | |
| US4725812A (en) | Circuit arrangement for identifying specific bit patterns, particularly bit patterns forming synchronization signals and check loop signals and appearing as serial binary signals | |
| KR910005063A (en) | System scan path structure and method | |
| US4878058A (en) | Multi-protocol data conversion | |
| SE470276B (en) | Circuit-switched selector comprising a switching memory and a control memory | |
| JPS644385B2 (en) | ||
| KR100192523B1 (en) | Shared fax and how to deliver it | |
| KR19990080419A (en) | Dual parallel bus operating method and system for maintenance of exchange system | |
| SU1401470A1 (en) | Device for interfacing a computer with peripheral apparatus | |
| SU843213A1 (en) | Pulse selector | |
| KR100279162B1 (en) | Channel unit for digital loop carrier transmission system | |
| SU1107173A1 (en) | Buffer storage | |
| KR100807539B1 (en) | Communication device and communication method between inverter and multiple option cards |