CS225592B1

CS225592B1 - Protective circuit

Info

Publication number: CS225592B1
Application number: CS762082A
Authority: CS
Inventors: Pavel Ing Hurych
Original assignee: Pavel Ing Hurych
Priority date: 1982-10-27
Filing date: 1982-10-27
Publication date: 1984-02-13

Description

Vynález se týká obvodu pro ochranu výstupních budičů proti náhodným zkratům.The invention relates to a circuit for protecting output drivers against accidental short circuits.

Při testování logických sítí, zvláště pak při prvním testování ve výrobě, může dojít ke zkratování signálních vodičů, na napájecí napětí, například pájecími můstky apod. Proud vyvolaný tímto napětím však může zničit koncový stupeň budiče, přes který je přiváděn na vstup zkoušené sítě testovací signál, za předpokladu, že je výstup v nízké logické úrovni.When testing logic networks, especially during the first testing in production, the signal wires may be short-circuited to supply voltage such as solder bridges etc. However, the current induced by this voltage may destroy the exciter output stage through which the test signal is input. , assuming the output is at a low logic level.

Stávající zařízení pracují s ochranou, která je založena na blokování výstupního budiče, přičemž doba zpoždění průchodu signálu přes budič je ve větvi snímacího členu nahrazena pevně nastavenou časovou konstantou členu RC. To však neumožňuje provést změnu časové necitlivosti snímače výstupní úrovně tak, aby blokování výstupního budiče nenastalo při případné kapacitní zátěži.Existing devices operate with a protection that is based on blocking the output driver, whereby the delay time of the signal passing through the driver is replaced in the sensor member branch by a fixed time constant of the RC member. However, this does not allow to change the time insensitivity of the output level sensor so that the output driver blocking does not occur at a potential capacitive load.

Tuto nevýhodu odstraňuje zařízení podle vynálezu. Jeho podstata spočívá v tom. že na dvou vstupech snímacího členu, vstup snímací a uvolňující, jsou v případě správné funkce testovaného obvodu, to je obvodu bez zkratu na napájecí napětí, inversní logické hodnoty, takže signál ochrany na výstupu snímače není aktivní. Je-li však na výstupu zkrat na' napájení a nastavená logická úroveň na výstupu je nízká, potom vlivem zvýšeného napětí na výstupním prvku budiče se na snímacím obvodu objeví na dvou vstupech vysoké logické úrovně. Jestliže třetí vstup, blokovací, povolí funkci ochrany, výstupní signál snímacího prvku se stává aktivním a působí na prioritním nastavovacím vstupu paměti tak, že se výstup z původní vysoké úrovně nastaví na logickou úroveň nízkou. Po průchodu invertujícím budičem dostáváme na výstupu vysokou úroveň, která není pro výstupní prvky budiče nebezpečná. Pomocí inhibičního signálu můžeme zapnutí ochrany zpozdit o předem určený čas.This disadvantage is overcome by the device according to the invention. Its essence lies in it. This means that the two sensor inputs, sensing and releasing inputs, if the circuit under test, that is, the short circuit to the supply voltage, are inverted, so that the protection signal at the sensor output is not active. However, if there is a short to power at the output and the set logic level at the output is low, then due to the increased voltage at the driver output element, two high logic level inputs will appear on the sensing circuit. If the third input, latching, enables the protection function, the sensor output signal becomes active and acts on the priority memory setting input so that the output from the original high level is set to a logical low level. After passing through the inverting exciter we get a high level at the output, which is not dangerous for the exciter output elements. With the inhibit signal, the protection can be delayed by a predetermined time.

Výhodou tohoto vynálezu kromě jednoduchosti zapojení, to je bez pasivních součástek, je možnost blokovat zapnutí ochrany v případě kapacitní zátěže. V tomto případě v okamžiku přechodu z vysoké na nízkou logickou úroveň má vstup testovaného obvodu po určitý čas charakter zkratu na napájení a docházelo by k zapínání ochrany, a tím k nemožnosti nastavení nízké logické úrovně.The advantage of the present invention besides the simplicity of the wiring, i.e. without passive components, is the possibility to block the arming of the protection in case of capacitive load. In this case, at the time of the transition from high to low logic level, the input of the test circuit has a short-circuit to power supply for a certain time, and the protection would be triggered, making it impossible to set a low logic level.

Na připojeném výkresu je znázorněno blokové schéma zapojení podle vynálezu. Výkonový výstup 8 invertujícího budiče Bl slouží ke stimulaci vnější testované sítě — vstup 9. Zároveň je připojen na snímací vstup 4 snímacího členu S. Uvolňující vstup 3 snímacího členu S je připojen na neinvertující výstup 1 paměťového prvku P a na blokovací vstup 5 snímacího členu S je připojen inhibiční signál. Výstup 6 snímacího členu S je připojen na prioritní nastavovací vstup 7 paměťového prvku P. Na vstup 2 budiče Bl je připojen neinvertující výstup 1 paměťového prvku P.The attached drawing shows a block diagram of the circuit according to the invention. The power output 8 of the inverting driver B1 is used to stimulate the external test network - input 9. It is also connected to the sensor input 4 of the sensor element S. The release input 3 of the sensor element S is connected to the non-inverting output 1 of the memory element P and to the blocking input 5 of the sensor element S an inhibitory signal is attached. Output 6 of sensor S is connected to priority setting input 7 of memory element P. Non-inverting output 1 of memory element P is connected to input 2 of driver B1.

V případě, že vstup 9 testovaného obvodu není zkratován na napájecí napětí, jsou na snímacím vstupu 4 a uvolňujícím vstupu 3 snímacího členu S inverzní hodnoty, takže v případě, že na blokovacím vstupu 5 snímacího členu S bude signál, který povoluje funkci ochrany, nebude na výstupu 6 snímacího členu S aktivní signál pro prioritní nastavovací vstup 7 paměťového prvku P. Za předpokladu, že vstup 9 testovaného obvodu je připojen na napětí, které je větší než prahové napětí snímacího vstupu 4 snímacího členu S, potom se po povolení funkce ochrany na blokovacím vstupu 5 snímacího členu S objeví aktivní signál na výstupu 6 snímacího členu S, který způsobí nastavení paměťového prvku P do stavu, kdy na jeho neinvertujícíni výstupu 1 je nízká logická úroveň. Tento logický signál po průchodu invertujícím budičem Bl je změněn na vysokou logickou úroveň, která není pro invertující budič Bl nebezpečná. Nehrozí tedy zničení vlivem přetížení velkým proudem ze vstupu 9 testovaného obvodu do výkonového výstupu 8 invertujícího budiče Bl.If the test circuit input 9 is not short-circuited to the supply voltage, there are inverse values at sensing input 4 and sensing input 3 of sensor S, so that if the blocking input 5 of sensor S has a signal that enables the protection function, at the output 6 of the sensing element S, an active signal for the priority setting input 7 of the memory element P. Assuming the input 9 of the circuit under test is connected to a voltage greater than the threshold voltage of the sensing input 4 of the sensing element S, blocking input 5 of the sensing element S detects an active signal at output 6 of the sensing element S, which causes the memory element P to be set to a state where its non-inverting output 1 has a low logic level. This logic signal after passing through the inverting driver B1 is changed to a high logic level that is not dangerous for the inverting driver B1. Thus, there is no danger of being overloaded by high current overload from the input 9 of the circuit under test to the power output 8 of the inverting exciter B1.

Jako příklad je možno uvést zapojení s obvody typu TTL. Paměťový prvek P je tvořen klopným obvodem typu D, do jehož nulovacího vstupu je přiveden signál z výstupu snímacího členu, pro který je použit třívstupový NAND. Výstupní signál klopného obvodu je přiveden přes invertující výkonový budič typu NAND na vstup 9 testovaného obvodu.An example is the connection with TTL circuits. The memory element P is formed by a D-type flip-flop, to whose reset input a signal from the output of the sensing member for which a three-input NAND is used is applied. The flip-flop output signal is applied via an inverting NAND-type power driver to input 9 of the circuit under test.

Využití tohoto vynálezu se předpokládá v koncových stupních zkoušečů logických sítí.Application of the invention is envisaged in the final stages of logic network testers.

Claims

Protective circuit, characterized in that the non-inverting output (1) of the memory element (P) is connected to the input (2) of the inverting exciter (B1), while the release input (3) of the sensing member (Sj is connected to the non-inverting output (1) of the memory element (P), the power output (8) of the inverting exciter (B1) is connected to the input (9) of the circuit under test,

The input circuit (9) of the test circuit is connected to the sensor input (4) of the sensor (S), while the inhibit input (5) of the sensor (S) is connected to an inhibit signal and the output (6) of the sensor (S) the adjusting input (7) of the memory element (P).