CS225592B1 - Ochranný obvod - Google Patents

Description

Vynález se týká obvodu pro ochranu výstupních budičů proti náhodným zkratům.

Při testování logických sítí, zvláště pak při prvním testování ve výrobě, může dojít ke zkratování signálních vodičů, na napájecí napětí, například pájecími můstky apod. Proud vyvolaný tímto napětím však může zničit koncový stupeň budiče, přes který je přiváděn na vstup zkoušené sítě testovací signál, za předpokladu, že je výstup v nízké logické úrovni.

Stávající zařízení pracují s ochranou, která je založena na blokování výstupního budiče, přičemž doba zpoždění průchodu signálu přes budič je ve větvi snímacího členu nahrazena pevně nastavenou časovou konstantou členu RC. To však neumožňuje provést změnu časové necitlivosti snímače výstupní úrovně tak, aby blokování výstupního budiče nenastalo při případné kapacitní zátěži.

Tuto nevýhodu odstraňuje zařízení podle vynálezu. Jeho podstata spočívá v tom. že na dvou vstupech snímacího členu, vstup snímací a uvolňující, jsou v případě správné funkce testovaného obvodu, to je obvodu bez zkratu na napájecí napětí, inversní logické hodnoty, takže signál ochrany na výstupu snímače není aktivní. Je-li však na výstupu zkrat na' napájení a nastavená logická úroveň na výstupu je nízká, potom vlivem zvýšeného napětí na výstupním prvku budiče se na snímacím obvodu objeví na dvou vstupech vysoké logické úrovně. Jestliže třetí vstup, blokovací, povolí funkci ochrany, výstupní signál snímacího prvku se stává aktivním a působí na prioritním nastavovacím vstupu paměti tak, že se výstup z původní vysoké úrovně nastaví na logickou úroveň nízkou. Po průchodu invertujícím budičem dostáváme na výstupu vysokou úroveň, která není pro výstupní prvky budiče nebezpečná. Pomocí inhibičního signálu můžeme zapnutí ochrany zpozdit o předem určený čas.

Výhodou tohoto vynálezu kromě jednoduchosti zapojení, to je bez pasivních součástek, je možnost blokovat zapnutí ochrany v případě kapacitní zátěže. V tomto případě v okamžiku přechodu z vysoké na nízkou logickou úroveň má vstup testovaného obvodu po určitý čas charakter zkratu na napájení a docházelo by k zapínání ochrany, a tím k nemožnosti nastavení nízké logické úrovně.

Na připojeném výkresu je znázorněno blokové schéma zapojení podle vynálezu. Výkonový výstup 8 invertujícího budiče Bl slouží ke stimulaci vnější testované sítě — vstup 9. Zároveň je připojen na snímací vstup 4 snímacího členu S. Uvolňující vstup 3 snímacího členu S je připojen na neinvertující výstup 1 paměťového prvku P a na blokovací vstup 5 snímacího členu S je připojen inhibiční signál. Výstup 6 snímacího členu S je připojen na prioritní nastavovací vstup 7 paměťového prvku P. Na vstup 2 budiče Bl je připojen neinvertující výstup 1 paměťového prvku P.

V případě, že vstup 9 testovaného obvodu není zkratován na napájecí napětí, jsou na snímacím vstupu 4 a uvolňujícím vstupu 3 snímacího členu S inverzní hodnoty, takže v případě, že na blokovacím vstupu 5 snímacího členu S bude signál, který povoluje funkci ochrany, nebude na výstupu 6 snímacího členu S aktivní signál pro prioritní nastavovací vstup 7 paměťového prvku P. Za předpokladu, že vstup 9 testovaného obvodu je připojen na napětí, které je větší než prahové napětí snímacího vstupu 4 snímacího členu S, potom se po povolení funkce ochrany na blokovacím vstupu 5 snímacího členu S objeví aktivní signál na výstupu 6 snímacího členu S, který způsobí nastavení paměťového prvku P do stavu, kdy na jeho neinvertujícíni výstupu 1 je nízká logická úroveň. Tento logický signál po průchodu invertujícím budičem Bl je změněn na vysokou logickou úroveň, která není pro invertující budič Bl nebezpečná. Nehrozí tedy zničení vlivem přetížení velkým proudem ze vstupu 9 testovaného obvodu do výkonového výstupu 8 invertujícího budiče Bl.

Jako příklad je možno uvést zapojení s obvody typu TTL. Paměťový prvek P je tvořen klopným obvodem typu D, do jehož nulovacího vstupu je přiveden signál z výstupu snímacího členu, pro který je použit třívstupový NAND. Výstupní signál klopného obvodu je přiveden přes invertující výkonový budič typu NAND na vstup 9 testovaného obvodu.

Využití tohoto vynálezu se předpokládá v koncových stupních zkoušečů logických sítí.

Claims (1)

1. Ochranný obvod, vyznačený tím, že neinvertující výstup (1) paměťového prvku (P) je připojen na vstup (2) invertujícího budiče (Bl), zatímco uvolňující vstup (3) snímacího členu (Sj je připojen na neinvertující výstup (1) paměťového prvku (P), výkonový výstup (8) invertu jícího budiče (Bl) je připojen na vstup (9) testovaného obvodu, zároveň na

   YNÁLEZU vstup (9) testovaného obvodu je připojen snímací vstup (4) snímacího členu (S), zatímco na blokovací vstup (5) snímacího členu (S) je připojen inhibiční signál a výstup (6) snímacího členu (S) je připojen na prioritní nastavovací vstup (7) paměťového prvku (P).