CS225527B1 - The testing apparatus for the numerical circuit stimulation - Google Patents

The testing apparatus for the numerical circuit stimulation Download PDF

Info

Publication number
CS225527B1
CS225527B1 CS607182A CS607182A CS225527B1 CS 225527 B1 CS225527 B1 CS 225527B1 CS 607182 A CS607182 A CS 607182A CS 607182 A CS607182 A CS 607182A CS 225527 B1 CS225527 B1 CS 225527B1
Authority
CS
Czechoslovakia
Prior art keywords
input
block
bpo
output
generator
Prior art date
Application number
CS607182A
Other languages
Czech (cs)
Inventor
Karel Ing Csc Uhlir
Rene Ing Kolliner
Petr Ing Micek
Jiri Ing Semecky
Original Assignee
Uhlir Karel
Kolliner Rene
Micek Petr
Semecky Jiri
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Uhlir Karel, Kolliner Rene, Micek Petr, Semecky Jiri filed Critical Uhlir Karel
Priority to CS607182A priority Critical patent/CS225527B1/en
Publication of CS225527B1 publication Critical patent/CS225527B1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Vynález se týká zařízeni ke stimulaci číslicových obvodů, které řeší testování těchto obvodů, zejména metodou příznakové analýzy.BACKGROUND OF THE INVENTION The present invention relates to a device for stimulating digital circuits, which solves testing of such circuits, in particular by the method of feature analysis.

V poslední době se oživování a testování osazených česek plošných spojů stává jedním z nejkritičtějších míst výroby elektronických zařízení. Je to způsobeno tím, že pro tradiční postupy, které se v podstatě shodují s ručním postupem oživování ve vývojové laboratoři, není dostatek kvalifikovaných sil, proces je zdlouhavý a drahý. Použití automatických testerů zase často brání extrémně vysoké investiční náklady na tuto techniku, takže při nízké sériovosti výroby se investice v požadovaném termínu nezaplatí. Proto se v některých případech začínají používat alternativní postupy. V případě číslicových obvodů je jedním z nejúčinnějších postupů metoda příznakové analýzy. Má vysokou schopnost detekce poruchy teoreticky 99,998%* k jejímu provádění není zapotřebí operátorů s vysokou kvalifikací a náklady na zavedení a provoz jsou velmi malé. Pro univerzální použití má však metoda svá omezení. Výhodně se zavádí při testování takových obvodů, které mají schopnost definované autostimulace, jako je tomu například u desek s mikroprocesory. Obvody s běžnými logickými obvody však nelze samotným příznakovým analyzátorem testovat.Recently, the revival and testing of mounted printed circuit boards has become one of the most critical places of electronic equipment production. This is because there are not enough qualified forces for traditional procedures that are essentially identical to the manual recovery process in the development laboratory, the process is lengthy and expensive. The use of automatic testers, in turn, often prevents the extremely high investment costs of this technique, so that with a low series production, the investment does not pay off in the required time. Therefore, alternative procedures are beginning to be used in some cases. In the case of digital circuits, one of the most effective methods is the symptom analysis method. It has a high fault detection capability of 99.998% theoretically *, with no need for highly qualified operators to implement and the costs of deployment and operation are very small. However, the method has limitations for universal use. It is advantageously introduced in the testing of circuits having the capability of defined self-stimulation, such as in microprocessor-based boards. However, circuits with common logic circuits cannot be tested by the flag analyzer itself.

Tuto nevýhodu odstraňuje zařízeni podle vynálezu. Jeho podstatou je propojení sady generátorů logických signálů, z nichž si uživatel může vybrat vhodné signály pro stimulaci svého testovaného obvodu. Zařízení je synchronizováno přesným generátorem časové základny, jejíž frekvenci může uživatel volit. Zařízení je výhodně doplněno budicí sondou, která dovoluje stimulovat vstupy číslicových obvodů, bez ohleduThis disadvantage is overcome by the device according to the invention. Its essence is to connect a set of logic signal generators from which the user can select appropriate signals to stimulate his test circuit. The device is synchronized by a precise time base generator, the frequency of which the user can select. The device is preferably completed with an excitation probe that allows to stimulate the inputs of the digital circuits, regardless

- 2 225 527 na logický stav postupů obvodů k těmto stimulovaným vstupům připojených, dále logickou sondou s akustickou indikací a zkoušečem zkratů s akustickou indikací. Obvod Časové základny je svým výstupem zapojen jednak do prvého vstupu generátoru sledu impulsů, jednak do prvého vstupu synchronního čítače a dále do prvého vstupu generátoru programovatelných impulsů a do prvého vstupu bloku pomocných obvodů. Blok volby parametrů je svým výstupem zapojen do vstupu bloku programovatelných logických úrovní a impulsů a dále do druhého vstupu generátoru sledu impulsů, pak do druhého vstupu synchronního čítače a do vstupu obvodu časové základny a konečně do druhého vstupu generátoru programovatelných impulsů. Výstupy bloku programovatelných logio* kých úrovní a impulsů mohou být zapojeny do testované jednotky.- 2,225,527 for the logic state of the circuitry procedures connected to these paced inputs, a logic probe with acoustic indication, and a short circuit tester with acoustic indication. The time base circuit is connected to the first input of the pulse train generator, to the first input of the synchronous counter and to the first input of the programmable pulse generator and to the first input of the auxiliary circuit block. The parameter selection block is connected to the programmable logic level and pulse block input and to the second pulse train generator input, the second synchronous counter input, and the time base circuit input, and finally to the second programmable pulse generator input. The outputs of the programmable logic level and pulse block can be connected to the test unit.

Prvý výstup generátoru sledu impulsů může být zapojen do testované jednotky. Dále výstupy synchronního čítače mohou být zapojeny do testované jednotky. Rovněž výstupy generátoru programovatelných impulsů mohou být zapojeny do testované jednotky. Logická sonda, která je svým výstupem zapojena do druhého vstupu bloku pomocných obvodů, může být svým vstupem podle potřeby připojována do testované jednotky. Budicí sonda, která je svým vstupem napojena na prvý výstup bloku pomocných obvodů, může být svým výstupem podle potřeby připojována do testované jednotky. Hroty zkratového zkoušeče jsou zapojeny na třetí a čtvrtý vstup bloku pomocných obvodů a mohou být podle potřeby připojovány do testované jednotky, přičemž elektroakustický měřič, sloužící pro indikaci logického stavu měřeného logickou sondou a případně zkratovaného stavu hrotů zkratového zkoušeče, je svým vstupem zapojen na druhý výstup bloku pomocných obvodů. Druhý výstup generátoru sledu impulsů je zapojen na pátý vstup bloku pomocných obvodů.The first pulse train output can be connected to the unit under test. Furthermore, the outputs of the synchronous counter can be connected to the test unit. Also the outputs of the programmable pulse generator can be connected to the test unit. The logic probe, which is connected to the second input of the auxiliary circuit block, can be connected to the unit under test as required. The excitation probe, which is connected via its input to the first output of the auxiliary circuit block, can be connected to the unit under test as required. The short-circuit tester tips are connected to the third and fourth auxiliary circuit block inputs and can be connected to the test unit as required, with the electroacoustic meter to indicate the logic probe measured by the logic probe and the short-circuit tester's shorted condition. auxiliary circuit block. The second output of the pulse train generator is connected to the fifth input of the auxiliary circuit block.

Připojením příslušných generátorů logických úrovní, impulsů, programovatelných impulsů, synchronního čítače a případně budicí a logické sondy a zkoušeče zkratu na jeden zdroj taktovacího signálu^, časový základnu získává uživatel širokou škálu možností jak vybudit} stimulovat testovanou jednotku. Pro snímání odezev testované jednotky se použije zejména příznakový analyzátor, doplňkově též logická sonda s možností akustické indikace a zkratový zkoušeč jako součást zařízení podle vynálezu, případně dalšíBy attaching appropriate logic level generators, pulses, programmable pulses, a synchronous counter, and optionally an excitation and logic probe and a short circuit tester to one clock signal source, the time base gives the user a wide range of options to stimulate the test unit. In particular, a sensing analyzer, a logic probe with acoustic indication and a short-circuit tester as part of the device according to the invention, or other

225 527 přístroje jako osciloskop a logický analyzátor. Hlavní výhodou zařízení podle vynálezu je umístění všech potřebných generátorů v jedné přenosné jednotce a jejich synchronní provoz s generátorem časové základny, což je zvláště potřebné při příznakové analýze.225 527 instruments such as oscilloscope and logic analyzer. The main advantage of the device according to the invention is the placement of all the necessary generators in one portable unit and their synchronous operation with the time base generator, which is particularly necessary in the event analysis.

Na připojeném výkresu je znázorněno blokové schéma zařízení podle vynálezu.FoBvod OCZ časové základny je svým výstupemThe attached drawing shows a block diagram of a device according to the invention.

Γzapojen jednak do prvého vstupu generátoru GSP sledu impulsů, jednak do prvého vstupu synchronního čítače SNC a dále do prvého vstupu generátoru GPP programovatelných impulsů a do prvého vstupu bloku BPO pomocných obvodů, zatímco blok BVP volby parametrů je svým výstupem zapojen jednak do vstupu bloku BPP programovatelných logických úrovní a impulsů, jednak do druhého vstupu generátoru GSP sledu impulsů a pak do druhého vstupu synchronního čítače SNC a do vstupu obvodu OCZ Časové základny a konečně do druhého vstupu generátoru GPP programovatelných impulsů. Výstupy bloku BPP programovatelných logických úrovní a impulsů mohou být zapojeny do testované jednotky TJ. Výstup generátoru GSP sledu impulsů může být zapojen do testované jednotky TJ. Výstupy JL»2 až N synchronního čítače SNC mohou být zapojeny do testované jednotky TJ. Výstupy generátoru GPP programovatelných impulsů mohou být zapojeny do testované jednotky TJ. Logická sonda LS je svým výstupem zapojena do druhého vstupu bloku BPO pomocných obvodů a svým vstupem může být zapojena do testované jednotkyTJ, budicí sonda BS je svým vstupem napojena na prvý výstup bloku BPO pomocných obvodů a svým výstupem je budicí sonda BS zapojována podle potřeby do testované jednotky TJ. Hroty zkratového zkoušeče ZS, které jsou podle potřeby zapojovány do testované jednotky TJ, jsou připojeny na třetí a čtvrtý vstup bloku BPO pomocných obvodů, zatímco druhý výstup bloku BPO pomocných obvodů je připojen na elektroakustický měnič AM. Druhý výstup generátoru GSP sledu impul sů je zapojen na pátý vstup bloku BPO pomocných obvodů.En connected to the first input of the GSP pulse train generator, to the first input of the synchronous counter SNC and to the first input of the GPP programmable pulse generator and to the first input of the BPO auxiliary circuit, logic levels and pulses, both to the second input of the GSP pulse train generator and then to the second input of the synchronous counter SNC and to the input of the Time Base OCZ circuit and finally to the second input of the GPP programmable pulse generator. The outputs of the BPP block of programmable logic levels and pulses can be connected to the test unit TJ. The output of the pulse train GSP generator can be connected to the TJ unit under test. The outputs JL »2 to N of the synchronous counter SNC can be connected to the tested unit TJ. The outputs of the programmable pulse GPP generator can be connected to the TJ unit under test. The LS logic probe is connected to the second input of the BPO auxiliary circuit block and can be connected to the tested unit TJ by its output, the BS excitation probe is connected to the first output of the BPO auxiliary circuit block by its input and the BS excitation probe units TJ. The short-circuit tester ZS tips, which are connected to the TJ unit as required, are connected to the third and fourth inputs of the auxiliary circuit BPO block, while the second output of the auxiliary circuit BPO block is connected to the AM ac converter. The second output of the pulse train GSP generator is connected to the fifth input of the auxiliary circuit BPO block.

Zařízení podle vynálezu pracuje následujícím způsobem: operátor, a to buď kvalifikovaný, který je schopen sestavit testovací předpis, nebo nekvalifikovaný, řídící se testovacím předpisem, nastaví na bloku BVP volby parametrů potřebné prvky a zapojí potřebné výstupy do testované jednotky TJ. Má přitom tytoThe device according to the invention operates as follows: an operator, either qualified, capable of constructing a test order, or an unqualified, guided by the test order, sets the necessary elements on the BVP block of parameters and connects the necessary outputs to the test unit TJ. He has these

- 4 225 527 možnosti: z bloku BPP programovatelných logických úrovní a impulsů může odebírat logické stavy H, L a podle potřeby je na bloku BVP volby parametrů přepínat· Dále může odebírat z bloku BPP programovatených logických úrovní a impulsů jednotlivé impulsy, které může na bloku BVP volby parametrů tlačítkem spouštět· Tyto úrovně a impulsy slouží především pro nastavení testovaných obvodů do počítačového stavu, případně k nastavení vnějších podmínek jednotlivých testů· Generátor GSP sledu impulsů dodává sled impulsů o délceí^počtu impulsů , kterou je možno nastavit na bloku BVP volby parametrů· Generace sledu impulsů může na základě volby probíhat i v uzavřeném cyklu, potom je možno na bloku BVP volby parametrů volit i délku mezery mezi generovanými sledy. Generované sledy impulsů mohou sloužit například pro testování čítačů a jiných sekvenčních obvodů. Synchronní čítač SNC dodává na svých výstupech celkem 2 kombinací logických signálů, kde N je počet použitých výstupů. Po proběhnutí 2 kombinací logických signálů se cyklus opakuje. Použije se pro triviální test kombinační logické sítě, která má N vstupů, například pole hradel nebo paměř ROIÍY^ROM* Změna kombinací v cyklu probíhá synchronně s centrálním taktovacím signálem z obvodu OCZ časové základny, takže lze snadno synchronizovat příznakový analyzátor nebo další vyhodnocovací zařízení. Generátor GPP programovatelných impulsů dodává impulsní průběhy, u nichž lze na bloku BVP volby parametrů nezávisle volit v časovém raátru náběžné a sestupné hrany. Tyto průběhy lze využívat jeko vícefázové taktovací signály pro testování složitějších kombinačně-sekvenčních obvodů. Časový rastr synchronní s taktovacím signálem z obvodu OCZ časové základny opět dovoluje synchronní provoz příznakového analyzátoru, případně dalších vyhodnocovacích zařízení. V bloku BPO pomocných obvodů se v souladu s nastavením na bloku BVP volby parametrů zpracovávají signály, které lze vysílat do budicí sondy BS, například výstupní signál generátoru GSP sledu impulsů. Budicí sonda BS se použije pro stimulaci těch vstupů obvodu na testované jednotce TJ, na které je zapojen některý výstup jiného obvodu, jenž obecně znemožňuje přímou stimulaci. Výstupní impedance budicí sondy BS je dostatečně malá, aby bylo možno budit vstup obvodu nezávisle na logickém stavu připojeného výstupu jiného obvodu testované jednotky TJ.- 4 225 527 options: from the BPP block of programmable logic levels and pulses it can take logical states H, L and switch them on the BVP block as necessary. · It can also remove individual pulses from the BPP block of programmed logical levels and pulses. BVP Parameter Selection with Start Button · These levels and pulses are used primarily to set the tested circuits to the computer state, or to set external conditions of individual tests · GSP pulse generator generates a pulse train of pulse length ^ number of pulses. · The pulse train can be generated in a closed cycle if desired, then the gap length between the generated sequences can be selected on the BVP parameter selection block. The generated pulse train can be used, for example, for testing counters and other sequential circuits. The SNC Sync Counter supplies a total of 2 combinations of logic signals at its outputs, where N is the number of outputs used. The cycle repeats after two combinations of logic signals. It is used for a trivial test of a combinational logic network that has N inputs, such as gate array or ROI memory. * Change of cycle combinations is synchronous with the central clock signal from the OCZ time base circuit so that a flag analyzer or other evaluation device can be easily synchronized. The GPP programmable pulse generator delivers pulse waveforms in which the parameter selections on the BVP block can be independently selected in the rising and falling edge time raster. These waveforms can be used as multi-phase clock signals to test more complex combinational-sequential circuits. The time grid synchronous with the clock signal from the OCZ circuit of the time base again allows synchronous operation of the flag analyzer or other evaluation devices. In the auxiliary circuit BPO block, in accordance with the setting on the BVP block of parameter selection, signals that can be transmitted to the excitation probe BS, such as a pulse train generator GSP output signal, are processed. The BS excitation probe is used to stimulate those circuit inputs on the test unit TJ to which one output of another circuit is connected that generally makes direct stimulation impossible. The output impedance of the excitation probe BS is small enough to drive the input of the circuit independently of the logical state of the connected output of another circuit of the TJ unit under test.

- 5 225 527- 5 225 527

Logická sonda LS a hroty zkratového zkoušeče ZS jsou doplňkové obvody, ktoré usnadňují testování. Navíc k běžnému optickému způsobu indikace stavů je logická sonda LS a zkratový zkoušeč ZS prostřednictvím bloku BPO pomocných obvodů připojena k elektroakustickému měniči AM, který indikuje logické úrovně L, H, stav vysoké impedance ajskrat akustický, takže operátor nemusí zrakem sledovat optické indikátory a jeho práce je efektivnější.The LS logic probe and the ZS short-circuit tester tips are additional circuits to facilitate testing. In addition to the conventional optical status indication mode, the LS logic probe and short circuit tester ZS are connected to an electroacoustic transducer AM, which indicates the L, H, high impedance, and acoustically short circuit states, via an auxiliary circuit BPO block. is more efficient.

Zařízení podle vynálezu se využije při testováníVbživování menších sérií osazených desek číslicových obvodů a dále v servisu číslicových zařízení, zejména ve spojení s příznakovým analyzátorem nebo dalšími vyhodnocovacími zařizeními. Dále by bylo možno využít zařízeni podle vynálezu jako součást automatického testovacího zařízení.The device according to the invention is used in the testing of the maintenance of smaller series of mounted circuit boards and in the service of digital devices, especially in connection with a flag analyzer or other evaluation devices. Furthermore, the device according to the invention could be used as part of an automatic testing device.

Claims (1)

- 6 PŘEDMĚT VYNALEZU- 6 SCOPE OF THE INVENTION Zařízení ke stimulaci číslicových obvodů pro 225 527 testování, vyznáČené tím, že obvod (OCZ) časové základny je svým výstupem zapojen jednak do prvého vstupu generátoru (GSP) sledu impulsů, jednak do prvého vstupu synchronního Čítače (SNC) a dále do prvého vstupu generátoru (GPP) programovatelných impulsů a do prvého vstupu bloku (BPO) pomocných obvodů, zatímco blok (BVP) volby parametrů je svým výstupem zapojen do vstupu bloku programovatelných logických úrovní a impulsů a dále do druhého vstupu- generátoru (GSP) sledu impulsů a dále do druhého vstupu synchronního čítače (S'NC), pak do vstupu obvodu (OCZ) časové základny a konečné do druhého vstupu generátoru (GPP) programovatelných impulsů, zatímco nejvýše všechny výstupy bloku (BPP) programovatelných logických úrovní a impulsů jsou zapojeny do testované jednotky (TJ), přičemž výstup generátoru (GSP) sledu impulsů může být zapojen do testované jednotky (TJ) a dále výstupy (1 , 2 až N) synchronního čítače (SNC) jsou zapojeny do testované jednotky (TJ) a konečně nejvýše všechny výstupy generátoru (GPP) programovatelných impulsů jsou zapojeny do testované jednotky (TJ), zatímco logická sonda (LS) je svým výstupem zapojena do druhého vstupu bloku (BPO) pomocných obvodů a svým vstupem je logická sonda (LS) připojována podle potřeby do testované jednotky (TJ), zatímco budicí sonda (BS) je svým vstupem napojena na prvý výstup bloku (BPO) pomocných obvodů a svým výstupem je budicí sonda (BS) podle potřeby zapojována do testované jednotky (TJ), přičemž do třetího a čtvrtého vstupu bloku (BPO) pomocných obvodů jsou zapojeny hroty zkratového zkoušeče (ZS), které jsou podle potřeby zapojovány do testované jednotky (TJ), zatímco druhý výstup bloku (BPO) pomocných obvodů je připojen na elektroakustický měnič (AM) a konečně druhý výstup generátoru (GSP) sledu impulsů je připojen na pátý vstup bloku (BPO) pomocných obvodů.Digital circuit stimulating device for 225 527 testing, characterized by the fact that the time base circuit (OCZ) is connected to the first input of the pulse train generator (GSP) and to the first input of the synchronous counter (SNC) and to the first generator input (GPP) of programmable pulses and the first auxiliary circuit block (BPO), while the parameter selection block (BVP) is connected to the programmable logic level and pulse block input and the second pulse train generator (GSP) input second synchronous counter input (S'NC), then to the clock base (OCZ) input, and finally to the second programmable pulse generator (GPP) input, while at most all programmable logic level and pulse (BPP) block outputs are wired to the test unit ( TJ), wherein the pulse train generator (GSP) output can be connected to the test unit The outputs (1, 2 to N) of the Synchronous Counter (SNC) are connected to the test unit (TJ) and finally all the outputs of the programmable pulse generator (GPP) are connected to the test unit (TJ), while the logic probe (LS) is connected to the second auxiliary circuit block (BPO) output and the logic probe (LS) is connected to the test unit (TJ) as required, while the excitation probe (BS) is connected to the first block output (BS) The auxiliary circuits (BPO) of the auxiliary circuits and their output is connected to the test unit (TJ) as required, and the third and fourth input of the auxiliary circuit (BPO) includes short-circuit tester (ZS) tips. the second unit output (BPO) of the auxiliary circuits is connected to the electroacoustic transducer (AM) and finally the second output of the pulse train generator (GSP) is p connected to the fifth auxiliary circuit block (BPO) input. 225 527225 527
CS607182A 1982-08-19 1982-08-19 The testing apparatus for the numerical circuit stimulation CS225527B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS607182A CS225527B1 (en) 1982-08-19 1982-08-19 The testing apparatus for the numerical circuit stimulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS607182A CS225527B1 (en) 1982-08-19 1982-08-19 The testing apparatus for the numerical circuit stimulation

Publications (1)

Publication Number Publication Date
CS225527B1 true CS225527B1 (en) 1984-02-13

Family

ID=5406926

Family Applications (1)

Application Number Title Priority Date Filing Date
CS607182A CS225527B1 (en) 1982-08-19 1982-08-19 The testing apparatus for the numerical circuit stimulation

Country Status (1)

Country Link
CS (1) CS225527B1 (en)

Similar Documents

Publication Publication Date Title
EP0882239B1 (en) Assembly and method for testing integrated circuit devices
US7036062B2 (en) Single board DFT integrated circuit tester
EP1360513A4 (en) Multiple-capture dft system for detecting or locating crossing clock-domain faults during self-test or scan test
CN109406902A (en) Scan logic aging testing system
TW346540B (en) Test method of integrated circuit devices by using a dual edge clock technique
CN207502674U (en) A kind of new integrated circuit tester test extended channel system
US5663970A (en) Circuit and method for testing frequencies
US4982109A (en) Circuit and method for measuring the duration of a selected pulse in a pulse train
CS225527B1 (en) The testing apparatus for the numerical circuit stimulation
RU72773U1 (en) AUTOMATED CONTROL AND DIAGNOSTIC SYSTEM OF RADIO ELECTRONIC DEVICES "AC 5-2"
RU185532U1 (en) Chip tester of high frequency switching voltage converters
SU1471156A1 (en) Device for testing parameters of electronic units
JPH11190761A (en) Semiconductor test apparatus
RU2225013C2 (en) Automated system testing electrical quantities of electron equipment
CN204154739U (en) A kind of accelerometer based on full-automatic power on/off starts reperformance test system
SU940133A1 (en) Device for monitoring parameters
SU1383234A1 (en) Method of testing electronic equipment for susceptibility to short-time impulse noise in power supply mains
SU1385105A1 (en) Device for signature check of wire connections
US5130648A (en) Instrument for checking the operational state of an ic-circuit
SU495666A1 (en) Device for controlling combinational circuits
SU1234795A1 (en) Device for determining magnetizing characteristics of current transformers
JPH0926468A (en) Frequency/cycle measuring device in semiconductor testing apparatus
JPH03108676A (en) Measuring method of delay time of integrated circuit
SU788057A1 (en) Device for testing large integrated circuits on mos-structures
JPS63177437A (en) Testing method for semiconductor integrated circuit device