CS225514B1

CS225514B1 - Connection for integral testing of numeric integrators

Info

Publication number: CS225514B1
Application number: CS568682A
Authority: CS
Inventors: Marian Ing Stofka
Original assignee: Marian Ing Stofka
Priority date: 1982-07-28
Filing date: 1982-07-28
Publication date: 1984-02-13

Description

Vynález sa týká zapojenia pre rychle integrálně testováni e číslicových integrátorov v celom rozsahu vstupného signálu.The invention relates to a circuit for rapidly integrally testing digital integrators over the entire input signal range.

Pri doteraz známem spósobe testovania číslicových integrátorov sa na ich vstup připojí zdroj jednosměrného napátia so známou velkostou a integrácia sa klúčuje počas presne stanovenej doby. Výstupný údaj integrátora sa porovná s předpokládanou hodnotou. Výhodou tohoto spdsobu testovania je, že umožňuje zistiť chyby integrátora pri zvolenej velkosti vstupného napátia. Nevýhodou je, že pre vyhodnotenie ohýb v celom rozsahu vstupného napatia integrátora je potřebné meranie opakovat pri róznych hodnotách vstupného napátia.In the prior art method of testing digital integrators, a DC power supply of known size is connected to their input, and integration is keyed for a predetermined period of time. The integrator output is compared to the predicted value. The advantage of this method of testing is that it makes it possible to detect integrator errors at the selected input voltage level. The disadvantage is that in order to evaluate the bends over the entire input voltage range of the integrator, it is necessary to repeat the measurement at different input voltage values.

Uvedený nedostatok odstraňuje zapojenie pre integrálně testovanie číslicových integrátorov podlá vynálezu, ktorého podstata je v tom, že vstup číslicového integrátora je spojený s výstupom číslicovo analogového prevodníka, ktorého vstup je spojený s výstupom vratného impulzného počitadla, ktorého vstup je připojený na výstup riadiacej jednotky.This drawback eliminates the circuitry for integrally testing the digital integrators of the invention, wherein the input of the digital integrator is coupled to the output of a digital-to-analog converter whose input is coupled to the output of a return pulse counter whose input is connected to the control unit output.

Na vstup číslicového integrátora sa privedie jednorázový impulz so spojité sa meniacim priebehom, s presne známou amplitúdou a dobou trvania. Chyby číslicového integrátora sa vyhodnocujú z výstupného údajů číslicového integrátora, poA one-time pulse with a continuously varying waveform, with a precisely known amplitude and duration, is applied to the digital integrator input. Digital integrator errors are evaluated from the digital integrator output data, po

225 514 skončení impulzu. Pri testovaní integračněj konátanty je impulz unipolárny, pri testovaní vstupnej symetrie je impulz bipolárny, s nulovou střednou hodnotou. Relativná chyba vstupné j symetrie číslicového integrátora sa určuje podělením zvyákového údajů číslicového integrátora hodnotou časového integrálu vstupného impulzu s jednou polaritou.225 514 pulse termination. When testing the integration constant, the pulse is unipolar, while testing the input symmetry, the pulse is bipolar, with a zero mean value. The relative error of the digital integrator input j is determined by dividing the digital integrator residual data by the value of the time integral of the input pulse with one polarity.

Přivedením impulzu so spojité premenným priebehom na vstup číslicového integrátora a porovnáním výstupného údajů s předpokládanou hodnotou sa dosahuje integrálně vyhodnotenie chyby číslicového integrátora v celom rozsahu vstupného signálu. Na vyhodnotenie chyby číslicového integrátora stačí jedno meranie. Tým sa urychluje testovánie. Pri meraní vstupné j nesymetrie integrátora pomocou bipolárneho impulzu, udává zvyákový údaj integrátora priamo chybu integrácie.By applying a continuous variable pulse to the digital integrator input and comparing the output data to the predicted value, an integral evaluation of the digital integrator error is achieved throughout the input signal range. One measurement is sufficient to evaluate a digital integrator error. This speeds up testing. When measuring the integrator input j asymmetry using a bipolar pulse, the integrator's residual data directly indicates an integration error.

Výhodou zapojenia podlá vynálezu je rýchlost merania, a teda rýchle overenie účinku zmien zapojenia pri vývoji. Výhodou je velká dosiahnutelná přesnost a reprodukovatelnost generovaných impulzov. Ďaláou výhodou je, že trvanie impulzu možno lahko měnit změnou frekvencie hodinových impulzov a že móže byt prakticky lubovolne dlhé.The advantage of the wiring according to the invention is the measurement speed and thus the rapid verification of the effect of the wiring changes in development. The advantage is the high achievable accuracy and reproducibility of the generated pulses. A further advantage is that the duration of the pulse can be easily varied by changing the frequency of the clock pulses and that it can be practically arbitrarily long.

Na priloženom výkrese je znázorněná bloková schéma pre integrálně testovanie číslicových integrátorov.The attached drawing shows a block diagram for integrally testing digital integrators.

Zapojenie pozostáva z číslicového integrátora 1, z bipolárneho analogovo-číslicového prevodníka 2, z vratného impulzného počítadla 3 a z riadiacej jednotky 4, zapojených tak, že údajový vstup číslicovo-analogového prevodníka 2 je spojený s výstupom vratného impulzného počítadla χ a vstupy vratného impulzného počítadla sú spojené s výstupmi riadiacej jednotky 4. Riadiaca jednotka 4 má spúštací vstup S, vstup pre prepínanie meracieho a kalibračného režimu M, vstup B pre volbu unipolárneho alebo bipolárneho impulzu a vstup P pre volbu polarity výstupov pri kalibrácii a napokon vstup C hodinových impulzον.The wiring consists of a digital integrator 1, a bipolar analog-to-digital converter 2, a return pulse counter 3, and a control unit 4 connected so that the data input of the digital-to-analog converter 2 is connected to the output of the return pulse counter χ. connected to the outputs of the control unit 4. The control unit 4 has a trigger input S, an input for switching between measurement and calibration mode M, an input B for selecting a unipolar or bipolar pulse and an input P for selecting the polarity of the outputs during calibration.

225 514225 514

Testovaný číslicový integrátor 1 má vstup spojený s výstup om číslicovo-analógového prevodníka 2. Před meraním sa zapojenie mdže kalibrovat. Na výstup číslicovo-analógového prevodníka 2 sa vtedy připojí aj číslicový voltmeter. Zapojenie sa přepne do kalibračného režimu. Po aktivovaní spúštacieho vstupu S je na výstupe zapojenia napfitie, ktoré zodpovedá maximálněj hodnotě generovaného impulsu. Velkost napfitia sa odčítá na číslicovom voltmetri. Po aktivovaní vetupu P je na výstupe zapojenia napfitie, ktoré zodpovedá amplitúde záporného impulzu. V případe odchýlky amplitúd kladného a záporného impulzu sa nastavovacím prvkom číslicovo-analógového prevodníka 2 nastaví amplitúda impulzu so zápornou polaritou tak, aby bola rovnaká ako amplitúda impulzu s kladnou polaritouThe tested digital integrator 1 has an input connected to the output of the digital-to-analog converter 2. The wiring can be calibrated before measurement. A digital voltmeter is then connected to the output of the analog-to-analog converter 2. The connection switches to calibration mode. When the trigger input S is activated, there is a voltage at the output that corresponds to the maximum value of the generated pulse. The voltage level is read on a digital voltmeter. After activation of the output P there is a voltage at the output, which corresponds to the amplitude of the negative pulse. In the case of a positive and negative pulse amplitude deviation, the negative-polarity pulse amplitude is adjusted by the setting element of the analog-to-analog converter 2 to be equal to the positive-polarity pulse amplitude.

Pri meraní sa zapojenie přepne do meracieho režimu a aktivuje sa spúštací vstup S. Přitom sa vratným impulzným počítadlom počítá konštantný počet impulzov v smere dopředu a dozadu. Pri meraní integrovanéj konštanty alebo integrálnej linearity ea generuje unipolárny impulz. Nameraný výsledok sa porovnává s předpokládanou hodnotou. Pri meraní integrálnej vstupnéj symetrie integrátora sa generuje bipolárny impulz. Impulz je zložený z dvoch po sobe nasledujúcich impulzov trojuholníkového tvaru, s rovnakou amplitúdou a opačnou polaritou. Relativná chyba ζ vstupnéj symetrie integrátora sa určuje zo zvyškového údajů Δ integrátora po skončeni impulzu, podělením hodnotou časového integrálu impulzu β jednou polaritou: « _A During measurement, the wiring is switched to the measuring mode and triggering input S is activated. The return pulse counter calculates a constant number of pulses in the forward and reverse direction. When measuring the integral constant or integral linearity ea generates a unipolar pulse. The measured result is compared with the expected value. When measuring the integral input symmetry of the integrator, a bipolar pulse is generated. The pulse is composed of two successive pulses of triangular shape, with the same amplitude and opposite polarity. The relative error ζ of the integrator input symmetry is determined from the residual data Δ of the integrator after the end of the pulse by dividing the value of the time integral of the pulse β by one polarity: « _A

U_Q je amplitúda impulzu, T_i je doba jeho trvania.U _Q is the pulse amplitude, T _i is its duration.

225 514225 514

Rozlišovacia schopnost číslicovo-analogového prevodníka musí byt zvolená tak, aby přesnost impulzu na výstupe zápoje nia bola aspoň o jeden poriadok vačšia, než předpokládá pres nost testovaného číslicového integrátora. Frekvencia hodinových impulzov na vstupe C má byt odvodená z frekvencie oscilátora, riadeného kryátálovou jednotkou. Pokojové napštie na výstupe číslicovo-analogového prevodníka musí byt menšie, než. je rozlišovacia schopnost testovaných číslicových integrátorov.The resolution of the D / A converter shall be chosen such that the pulse output at the canopy output is at least one order of magnitude greater than the accuracy of the digital integrator under test. The clock pulses at input C should be derived from the frequency of the crystal-controlled oscillator. The bias voltage at the output of the DAC must be less than. is the resolution of the digital integrators tested.

Zapojenie možno použit aj v iných oblastiach techniky, kde je potřebné generovat relativné dlhotrvájúce impulzy e presne definovanými parametrami.The circuitry can also be used in other fields of technology where it is necessary to generate relatively long lasting pulses with precisely defined parameters.

Claims

OBJECT OF THE INVENTION

225 514

Digital integrator testing circuitry characterized in that the digital integrator input (1) is connected to the output of a digital-to-analog converter (2), which input is connected to the output of a pulse counter 1a (3), the input of which is connected to the output control unit / 4 / ·