CS224731B1 - Zapojení datových obvodů rychlé vyrovnávací paměti - Google Patents

Description

Vynález ae týká zapojení datových obvodů rychlé vyrovnávací paměti.

Dosavadní známá zapojení datových obvodů rychlých vyrovnávacích pamětí měla přímou cestu mezi operační pamětí a operačním procesorem vytvořenou tak, ža tato. cesta spojovala v plné šíři datovou sběrnici z operační paměti s operačním procesorem, to znamená, že v počítači, který používá tok dat v operačním procesoru meněí než je šířka datové sběrnice z hlavní paměti, je toto řeěení nepoužitelné. Výstupní datové registry dosavadních známých zapojení datových obvodů rychlých vyrovnávacích paměti mají stejnou šířku jako je šířka toku dat operačního procesoru. U rychlých vyrovnávacích pamětí, kde při každém zápisu z operačního procesoru do rychlé vyrovnávací paměti sa provádí vždy zápis do operační paměti, může nastat jev, že jednoduchý datový registr nestačí časově uspokojit požadavky operačního procesoru. Tento jev nastává hlavně u operací přesouvajících'data z jednoho místa operační paměti na druhá.

Tyto nevýhody odstraňuje zapojení datových obvodů rychlé vyrovnávací paměti podle vynálezu, jehož podstata spočívá v tom, že výstup prvního vysílače dat je prostřednictvím první přímá datové sběrnice spojen ee vstupem prvního vstupního registru, jehož výstup je spojen s prvním vstupem pomocného datového multiplexoru a se vstupem prvního datového registru, jehož výstup je spojen s prvním vstupem prvního datového multiplexoru, přičemž výstup druhého vysílače dat je prostřednictvím druhé přímé datové sběrnice apojen sa vatu224731 pem druhého vstupního registru, jehož výstup je spojen s druhým vstupem pomocného datového multiplexoru β se vstupem druhého datového registru, jehož výstup je spojen a prvním vstupem druhého datového multiplexoru, zatímco datový vstup celého obvodu je spojen se vstupem prvního výstupního datového registru a se vstupem druhého výstupního datového registru, jehož výstup je spojen se vstupem druhého vysílače dat s s druhým vstupem druhého datového multiplexoru, jehož výstup je spojen a druhým datovým vstupem datové části rychlé vyrovnávací paměti, přitom výstup prvního výstupního datového registru je spojen se vstupem prvního vysílače dat a s druhým vstupem prvního datového multiplexoru, jehož výstup Je spojen β prvním datovým vstupem datové části rychlé vyrovnévsoí paměti a adresový vstup celého obvodu je spojen s adresovým vstupem datové části rychlé vyrovnávací paměti, jejíž výstup je prostřednictvím vnitřní datové sbérnice spojen s výstupem pomocného datového multiplexoru.

Na připojeném výkresu je znázornén příklad zapojení datových obvodů rychlé vyrovnávací paměti.

Výstup 151 prvního vysílače 15 dat. je prostřednictvím první přímé datové sběrnice 5 spojen se vstupem prvního vstupního registru g, jehož výstup 61 je spojen s prvním vstupem pomocného datového multiplexoru 13 a se vstupem prvního datového registru 8, jehož výstup 8, jehož výstup 81 je spojen a prvním vstupem prvního datového multiplexoru 10. Výstup 141 druhého vysílače 14 dat je prostřednictvím druhé přímé datové sběrnice 4 spojen se vstupem druhého vstupního registru J, jehož výstup 71 je spojen s druhým vstupem pomocného datového multiplexoru 13 a sa vstupem druhého datového registru jehož výstup 91 je spojen s prvním vstupem druhého datového multiplexoru 11. Datový vstup j celého obvodu je spojen se vstupem prvního výstupního datového registru 17 a se vstupem druhého výstupního datového registru 16, jehož výstup 161 je spojen se vstupem druhého vysílače 14 dat a s druhým vstupem druhého datového multiplexoru 11, jehož výstup 111 je spojen s druhým datovým vstupem datové části rychlé vyrovnávací paměti 12. Výstup 171 prvního výstupního datového registru 1? je spojen se vstupem prvního vysílače 15 dat a β druhým vstupem prvního datového multiplexoru 10, jehož výstup 101 js spojen s prvním dstovým vstu pem datové části rychlé vyrovnávací psměti 12. Adresový vstup 2 celého obvodu je spojen a adresovým vstupem datové části rychlé vyrovnávací paměti 12. jejíž výstup 121 je prostřednictvím vnitřní datové sběrnice 2 spojen s výstupem 131 pomoaného datového multiplexoru 13.

Kromě adresového vstupu 1 je šířka toku dat maži jednotlivými členy obvodu stejná.

Z operačního procesoru jsou ns datový vstup J celého obvodu přivedena vysílaná data.

Odtud jsou nahrána buó do prvního výstupního datového registru 17. nebo do druhého výstupního datového registru 16. Data z výstupu 161 druhého výstupního datového registru 16 jsou přivedena ne vstup druhého vysílače 14 dat, z jehož výstupu 141 jsou vysílána v případě zápisu do operační paměti ns druhou přímou datovou sběrnici 4. Podobně data z výstupu 171 prvního výstupního dstového registruji jsou přivedena na vstup prvního vysílače 15 dat, z jehož výstupu 1£1 jsou vysílána v případě zápisu do operační paměti na první přímou ds3 tovou sběrnici jg. Prostřednictvím první i druhé přímé datové sběrnice 5. e 4, která je také vstupem i výstupem celého obvodu, mohou být data posílána do operační paměti. Při čtení nového bloku dat z operační paměti do paměti i2 dat rychlá vyrovnávací paméti jsou data posílána z operační paměti na první i druhou přímou datovou sběrnici 5 a 4. Z první přímé datové sběrnice £ jsou data nahrána do prvního vstupního registru 6, z jehož výstupu 61 jsou data přivedena na první vstup pomocného datového multiplexoru lj a na vstup prvního datového registru 8 do kterého jsou nshréna. Podobně z druhé přímé datové sběrnice 4 jsou data nahrána do druhého vstupního registru 2» z Jehož výstupu 71 jsou data přivedena ns druhý vstup pomocného datového multiplexoru 13 a na vstup druhého datového registru do kterého jsou nahrána. Při funkci nahrávání nového bloku dat do paměti 12 dat, postupují data z výstupu 81 prvního datového registru 8 přes první vstup prvního datového multiplexoru 10 na jeho výstup 101 e odtud na první datový vstup paměti 12 dat. Rovněž data z výstupu 91 druhého datového registru % postupují přes první.vstup druhého datového multiplexoru 11 na jeho výstup 111 a odtud ns druhý datový vstup paměti 12 dat. Data na datových vstupech paměti 12 dat jsou pak nahrána do této paměti pomocí adresy, které je přivedena z adresového vstupu JL celého obvodu na adresový vstup paměti 12 dat. Při funkci Zápiau dat z výstupních datových registrů 16 a 17 do paměti 12 dat, postupují data z výstupu 171 prvního výstupního datového registru 17 přes druhý vstup prvního datového multiplexoru 10 na Jeho výstup 101 a odtud na první datový vstup paměti 12 det. Rovněž data z výstupu 3.61 druhého výstupního datového registru 16 postupují přes druhý vstup druhého datového multiplexoru 11 na jeho výstup 111 a odtud na druhý datový vstup paměti i2 dat. Při funkci čtení dat z paměti 12 dat ae vybavená data z výstupu 121 paměti 12 dat vysílají na vnitřní datovou sběrnici 2. Při funkci nahrávání nového bloku dat z operační paměti do paměti 12 dat, vybírá pomocný datový multiplexor 13 deta ze svého prvního nebo druhého vstupu a vybrané data posílá prostřednictvím svého výstupu 131 na vnitřní datovou sběrnici 2. Tím jsou žádaná data rychleji k dispozici pro operační procesor, nebojí vnitřní datová sběrnice 2 je vlastně výstupem z celého obvodu a je zavedena až do operačního procesoru.

Zapojení datových obvodů rychlé vyrovnávací paměti podle vynálezu používá dvojitý výstupní datový registr a k tomu patřičné uspořádání obvodů. Toto řešení je zvlášt výhodné v rychlých vyrovnávacích pamětech pracujících s režimem zápisu, kdy každý zápis generovaný operačním procesorem sa provádí vždy do operační paměti. Tímto řešením se sníží počet styků zápisů jak do rychlé vyrovnávací paměti, tak hlavně do operační paměti. Tím se sníží četnost blokování operačního procesoru z důvodu ještě nedokončeného zápisu a tak se zvýší výkon operačního procesoru. Rovněž použití pomocného datového multiplexoru, který obchází pamět dat rychlé vyrovnávací paměti a který vybírá jednu nebo druhou část dat ještě před zápisem do paměti dat a tato data posílá přes vnitřní datovou sběrnici do operačního procesoru, přispívá k zvýšení propustnosti pamětového systému a tudíž i k zvýšení výkonu operačního procesoru.

Zapojení podle vynálezu lze a výhodou použít v počítačích používajících rychlé vyrovnávací paměti.

Claims (1)

1. Zapojení datových obvodů rychlé vyrovnávací paměti v y zn ač e n é tím, že výstup (15D prvního vysílače dat (15) je prostřednictvím první přímá datová sběrnice (5) spojen se vstupem prvního vstupního registru (6), jehož výstup (61) je spojen s prvním vstupem pomocného datového multiplexeru (13) a se vstupem prvního datového registru (8), jehož výstup (81) je spojen s prvním vstupem prvního datového multiplexeru (10), přičemž výstup (141) druhého vysílače (14) dat je prostřednictvím druhé přímé datové sběrnice (4) spojen se vstupem druhého vstupního registru (7), jehož výstup (71) je spojen s druhým vstupem pomocného datového multiplexoru (13) a se vstupem druhého dstového registru (9), jehož výstup (91) je spojen e prvním vstupem druhého datového multiplexoru (11), zatímco datový vstup (3) celého obvodu je spojen se vstupem prvního výstupního datového registru (Ϊ7) a se vstupem druhého výstupního datového registru (16), jehož výstup (161) Je spojen se vstupem druhého vysílače (14) dst a β druhým vstupem druhého ďstového multiplexoru (11), jehož yýstup (111) je spojen a druhým datovým vstupem datové Části rychlé vyrovnávací paměti (12), přitom výstup (171) prvního výstupního datového registru (17) je spojen se vstupem prvního vyeílsče (15) dat s s druhým vstupem prvního datového multiplexoru (10), jehož výstup (101) je spojen a prvním datovým vstupem datové čáa%i rychlé vyrovnávací paměti a adresový vstup (1) celého obvodu Je spojen s adresovým vstupem datové části rychlé vyrovnávací paměti (12), jejíž výstup (121) je prostřednictvím vnitřní datové sběrnice (2) spojen s výstupem (131) pomocného datového multiplexoru (13).