CS221851B1

CS221851B1 - Connection of the transmitten circuit for measuring the revolutions

Info

Publication number: CS221851B1
Application number: CS18376A
Authority: CS
Inventors: Jiri Badal
Original assignee: Jiri Badal
Priority date: 1976-01-12
Filing date: 1976-01-12
Publication date: 1983-04-29

Description

(54) Zapojeni obvodu převodniku pro měření otáček i(54) Circuit of converter for speed measurement i

Vynález se týká zapojení obvodu převodníku pro měření otáček.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit converter for speed measurement.

Pro měření otáček se používá celé řady principů, od stejnosměrných a střídavých tacho generátorů po impulsní snímače kombinované s frekvenčně analogovými převodníky. V oblasti elektrických pohonů se na převodníky kladou vysoké nároky - stabilita charakteristiky a ( linearita jsou požadovány v teplotním rozsahu cca 70 °C v oblasti 0,5 % při pracovním rozsahu 1:100. Na rozdíl od jiných aplikací frekvenčně analogových převodníků je navíc požadována reverzace výstupního signálu logickým signálem. Užívají se převodníky integračního typu, kdy ve filtru je integrován náboj kondenzátoru nebo puls konstantní délky. Při návrhu se ukazuje řada problémů - u obvodů pracujících s konstantním nábojem kondenzátoru je to tepelná stabilita kondenzátoru a obtížná volba rozsahu přepínáním kondenzátoru, možnost reverzace je realizována buďto antiparalelním zapojením dvou systémů (potíže v symetrii charakteristiky) nebo přepínačem polarity na výstupu filtru (problémy s přechodovým jevem při přepnutí).A number of principles are used for speed measurement, from DC and AC tacho generators to pulse sensors combined with frequency-to-analog converters. In the field of electric drives, the converters are subject to high demands - stability and characteristics (linearity is required in the temperature range of approx. 70 ° C in the range of 0.5% at operating range 1: 100). Integral type converters are used in the filter with a capacitor charge or a constant-length pulse integrated in the design. reversing is realized either by the antiparallel connection of two systems (difficulty in characteristic symmetry) or by the polarity switch on the filter output (difficulty with switching effect).

U převodníků s konstantní šířkou integrovaného pulsu jsou to problémy záznějů (důsledek různosti frekvence oscilátoru a měřené frekvence) a dále problémy související s rychlostí užitých klíčů a operačních zesilovačů - při rozsahu převodníku do 100 kHz a linearitě v rozsahu zlomku procenta jsou kladeny značné nároky na zmíněná součásti z hlediska rychlosti přechodových dějů. Účelem vynálezu je vytvoření převodníku umožňujícího jednoduchou volbu rozsahu, potlačení záznějů a vysokou symetrii charakteristiky.For converters with a constant integrated pulse width, these are problems of the beats (due to the variation of the frequency of the oscillator and the measured frequency) as well as problems related to the speed of used keys and operational amplifiers. components in terms of the speed of transition processes. It is an object of the present invention to provide a transducer for simple range selection, beat suppression, and high symmetry characteristics.

Zapojení obvodu převodníku podle vynálezu řeší daný úkol tak, že výstup impulsního snímače je připojen ke vstupům dvou tvarovačů, jejichž výstupy jsou jednotlivě připojeny ke vstupům fázového diskriminátoru a obvodu sčítání hran, přičemž výstup obvodu sčítání hran je připojen ke druhému vstupu obvodu synchronizace, jehož výstup je spojen se vstupem čítače, čítač je prvním výstupem připojen přes obvod volby maximálního obsahu a komparátor k prvnímu vstupu obvodu synchronizace,k jehož třetímu vstupu je připojen stabilní oscilátor, výstup fázového diskriminátoru je připojen k ovládacímu vstupu prvního klíče, jímž je připojován vstup proudového zdroje k prvnímu, respektive druhému výstupu zdroje referenčního napětí, přičemž výstup fondového zdroje je spojen přes obvod mrtvého chodu a operační zesilovač s výstupem obvodu převodníku, kde mezi vstupem a výstupem operačního zesilovače je zapojena zpětnovazební impedance a ke vstupu operačního zesilovače je připojen kondenzátor, přičemž k výstupu proudového zdroje je připojen druhý klíč ovládaný druhým výstupem čítače.The circuitry of the present invention solves the problem by providing an output of a pulse sensor to the inputs of two formers, the outputs of which are individually connected to the inputs of the phase discriminator and the edge addition circuit, the output of the edge addition circuit being connected to the second input of the synchronization circuit. it is connected to the input of the counter, the counter is connected to the first input through the maximum content selection circuit and the comparator to the first input of the synchronization circuit, to which the third input is connected a stable oscillator, the phase discriminator output is connected to the control input of the first key to the first or second output of the reference voltage source, whereby the output of the pool power source is connected via a backlash circuit and an operational amplifier to the output of the converter circuit, where there is a connection between the input and output of the operational amplifier a feedback capacitor is connected to the feedback impedance, and a second key controlled by the second counter output is connected to the output of the power source.

Na připojeném obrázku je zobrazen přiklad zapojení obvodu převodníku podle vynálezu. Výstup impulsního snímače i je připojen ke vstupům dvou tvarovačů 2, 2', jejichž výstupy jsou jednotlivě připojeny ke vstupům fázového diskriminátoru 2 a obvodu sčítání hran 2, přičemž výstup obvodu sčítání hran 2 J® připojen ke druhému vstupu 61 obvodu synchronizace g, jehož výstup 63 je spojen se vstupem 70 čítače 2» čítač 2 je prvním výstupem 71 připojen přes obvod volby maximálního obsahu 8 a komparátor g k prvnímu vstupu 60 obvodu synchronizace 6, k jehož třetímu vstupu 62 je připojen stabilní oscilátor g, výstup fázového diskriminátoru 2 je připojen k ovládacímu vstupu prvního klíče 10. jímž je připojován vstup proudového zdroje 12 k prvnímu, respektive druhému výstupu 110. respektive 111 zdroje referenčního napětí 22, přičemž výstup proudového zdroje 12 je spojen přes obvod mrtvého chodu 14 a operační zesilovač 16 s výstupem obvodu převodníku, kde mezi vstupem a výstupem operačního zesilovače 16 je zapojena zpětnovazební impedance 17 a ke vstupu operačního zesilovače 16 je připojen kondenzátor 15. přičemž k výstupu proudového zdroje 12 je připojen druhý klíč ovládaný druhým výstupem 72 čítače 2·The attached figure shows an example of a circuit of a converter according to the invention. The output of the pulse transducer 1 is connected to the inputs of two formers 2, 2 ', the outputs of which are individually connected to the inputs of the phase discriminator 2 and the edge addition circuit 2, the edge addition circuit output 2 being connected to a second input 61 of the synchronization circuit g. 63 is connected to the input 70 of the counter 2 »the counter 2 is connected via the first output 71 through the maximum content selection circuit 8 and the comparator g to the first input 60 of the synchronization circuit 6 to which the third input 62 is connected a stable oscillator g the control input of the first key 10, which connects the input of the power supply 12 to the first and second output 110 and 111 respectively of the reference voltage source 22, the output of the power source 12 being coupled via the idle circuit 14 and the operational amplifier 16 to the converter circuit output; between input and output of the operational amplifier the feedback impedance 17 is connected to the input 16 and a capacitor 15 is connected to the input of the operational amplifier 16, and a second key controlled by the second output 72 of the counter 2 is connected to the output of the power supply 12.

Impulsní snímač 2 poskytuje ve svém výstupu dva fázově o 90° elektrických posunuté signály. Po vytvarování ve tvarovačích 2, 2' se na základě jejich fázového posuvu určí ve fázovém diskriminátoru 2 smysl otáčení, příslušný signál pak přepíná první klič 10 k příslušné polaritě zdroje referenčního napětí 22· ^v obvodu sčítání hran 2 dojde k vytvořeni pulsní posloupnosti, ve které pulsy odpovídají vždy některé z hran vstupních signálů a protože jejich fázový posuv je 90°, má vzniklá pulsní posloupnost čtyřnásobnou frekvenci.The pulse transducer 2 provides two phase-shifted electrical signals at its output. After forming in the forming 2, 2 'on the basis of the phase shift determined by phase discriminator 2 rotation, the relevant signal then switches the first key 10 to a respective polarity of the reference voltage sources 22 · ^Circuit counting edges 2 will create a pulse sequence in which pulses always correspond to some of the edges of the input signals and since their phase shift is 90 °, the resulting pulse sequence has four times the frequency.

Každý z pulsů takto vzniklé posloupnosti startuje obvod synchronizace 6, který po nastartování propustí impulsy ze stabilního oscilátoru g do čítače 2· Výstupy čítače 2 přes obvod volby maximálního obsahu 8 vedou do komparátoru g. Jakmile obsah čítače 2 dosáhne předem zvolené hodnoty, signál z komparátoru g anuluje obsah čítače a zruší start synchronizace: čitá se tedy vždy zvolený počet pulsů počínaje nejbližším pulsem oscilátoru následujícím za okamžikem startu synchronizace. Volbou maximálního obsahu čítače se pak voli rozsah převodníku. Vliv zapojení na potlačení záznějů při synchronizaci je zřejmý, čím je dělicí poměr vyšší, tím je vliv záznějů menší. Po dobu, kdy obsah čítače 2 je nenulový, je rozepnut druhý klíč 22» Který předtím zkratoval proudový zdroj 22» takže proud o polari- . tě určené polohou prvního klíče 10 projde obvodem mrtvého chodu 14 a integruje se za pomoci kondenzátoru 15 a obvodu udržujícího virtuální nulu sestávajícího z operačního zesilovače 2g a zpětnovazební impedance 22· Dynamika prvního klíče 20 je nepodstatná, proudový zdroj 12 může být tvořen operačním zesilovačem s běžnou frekvenční charakteristikou za předpokladu, že v jeho výstupu je zapojen člen potlačující vliv rychlého skoku napětí na obvodu 14 v okamžiku rozepnutí druhého klíče 13 ,(k tomuto účelu může být užito buá kolektorového obvodu tranzistoru nebo indukčnosti odporní). Zesilovač 16 vystačí rovněž s běžnou frekvenční charakteristikou, protože zpočátku (než 16 a 22 znovu nastaví virtuální nulu) nastává dlkjj; napájeni z proudového zdroje 12 integrace na kondenzátoru ig· funkci obvodu jsou pak z hlediska dynamiky rozhodující vlastnosti klíče 22 ^a obvodu mrtvého chodu 22;» které nejsou z hlediska součástkové základny tak náročné.Each of the pulses of the resulting sequence starts a synchronization circuit 6 which, after starting, passes the pulses from the stable oscillator g to the counter 2 · The outputs of the counter 2 through the maximum content selection circuit 8 lead to comparator g. g cancels the counter contents and cancels the synchronization start: the selected number of pulses is always read from the nearest oscillator pulse following the start of the synchronization. Selecting the maximum content of the counter then selects the converter range. The effect of the circuitry on the suppression of the beats during synchronization is obvious, the higher the dividing ratio, the smaller the effect of the beats. While the counter 2 is non-zero, the second key 22, which previously shorted the power source 22, is opened so that the current is polarized. determined by the position of the first key 10, it passes the backlash 14 and integrates with the aid of a capacitor 15 and a virtual zero-keeping circuit consisting of an operational amplifier 2g and a feedback impedance 22. a frequency response, provided that a quick jump voltage suppressor on the circuit 14 at the time of opening the second key 13 is connected in its output (either a transistor collector circuit or a resistive inductance may be used for this purpose). The amplifier 16 also suffices with a conventional frequency response, since initially (before 16 and 22 re-establishes a virtual zero) it occurs longer; Powered by a power source 12 of integration at the capacitor ig · the function of the circuit are then decisive in terms of dynamics of the key 22 ^and the backlash 22;

Claims

SUBJECT OF THE INVENTION

Connection of a speed measuring converter circuit consisting of a pulse encoder, a phase discriminator, an oscillator, a counter, a current source and a reference voltage source, characterized in that the pulse sensor output (1) is connected to the inputs of two formers (2, 2 '). the outputs are individually connected to the inputs of the phase discriminator (3) and the edge addition circuit (-4), the edge addition circuit output (4) being connected to a second input (61) of the synchronization circuit (6) whose output (63) is connected to through the input (70) of the counter (7), the counter (7) is connected via the first output (7 ') via the maximum content selection circuit (8) and the comparator (9) to the first input (60) of the synchronization circuit (6) (62) a stable oscillator (5) is connected, the output of the phase discriminator (3) is connected to the control input of the first key (10), which connects the input of the current source (12) to the first, respectively. in a second output (1.0 and, respectively) of the reference voltage source (11), the output of the current source (12) being connected via a backlash circuit (14) and an operational amplifier (16) to the output circuit of the converter; a feedback impedance (17) is connected to the output of the operational amplifier (16) and a capacitor (15) is connected to the input of the operational amplifier (16), and a second key controlled by the second output (72) of the counter (7) .