CS221553B1

CS221553B1 - Universal and addressed IMS 2 decoder connection

Info

Publication number: CS221553B1
Application number: CS926879A
Authority: CS
Inventors: Pavel Vojtechovsky
Original assignee: Pavel Vojtechovsky
Priority date: 1979-12-22
Filing date: 1979-12-22
Publication date: 1983-04-29

Abstract

Vynález se týká zapojení dekodéru univerzálních a adresovaných povelů IMS 2 s převodníkem kódu ABCD na kód jedna ze šestnácti. Zapojení umožňuje zjednodušení obvodové sestavy, která je schopna zpracovat poměrně větší počet adresovaných a univerzálních interfejsových povelů. Podstatou vynálezu je zapojení převodníku se šestnácti výstupy, na jehož vybavovací svorky je zapojeno v kombinaci osm dvouvstupových a dvě třívstupová hradla, přičemž výstup obsahuje čtyři svorky stavů interfejsových funkcí a tři svorky interfejsové sběrnice. Zapojení je určeno zejména pro elektronické měřicí zařízení s interfejsem IMS 2.The invention relates to the connection of a decoder of universal and addressed commands IMS 2 with a converter of the ABCD code to the code one of sixteen. The connection allows for the simplification of the circuit assembly, which is capable of processing a relatively larger number of addressed and universal interface commands. The essence of the invention is the connection of a converter with sixteen outputs, to whose trigger terminals a combination of eight two-input and two three-input gates is connected, while the output contains four terminals of interface function states and three terminals of the interface bus. The connection is intended in particular for electronic measuring devices with the IMS 2 interface.

Description

Vynález se týká zapojení dekodéru univerzálních a adresovaných povelů IMS 2 — informačních měřicích systémů dva sestávající z převodníku kódu ABCD na kód jedna ze šestnácti.The invention relates to the connection of a decoder of universal and addressed commands of IMS 2 - information measuring systems two consisting of an ABCD code converter to one of sixteen.

Univerzální a adresované povely slouží k nastavení stavů interfejsových funkcí v přístrojích nebo funkčních jednotkách. V dosavadních zapojeních se dekódování univerzálních a adresovaných povelů řeší pro každou interfejsovou funkci odděleně. Dekódovací obvody sestávají obvykle u osmi invertorů pro vytvoření negovaných stavů datových signálů a osmivstupových hradel. Pro každý povel je při tomto způsobu zapotřebí jedno osmivstupové hradlo, tedy celkem devět hradel. K tomuto účelu je též možno použít kombinované logické sítě, která má tu výhodu, že v zapojení lze používat hradel s méně než osmi vstupy. Další nevýhodou dosavadních zapojení je nutnost zavádět po dekódování interfejsových povelů podmínky pro přechod do požadovaných interfejsových stavů. Tyto podmínkové obvody tvořené vícevstupovými hradly je nutno realizovat pro každý povel zvlášť.Universal and addressed commands are used to set the status of interface functions in devices or functional units. In the prior art, the decoding of universal and addressed commands is handled separately for each interface function. Decoding circuits usually consist of eight inverters to generate negated states of data signals and eight-input gates. For this command, one eight-input gate is required, ie a total of nine gates. For this purpose it is also possible to use combined logic networks, which has the advantage that gates with fewer than eight inputs can be used in the wiring. Another disadvantage of prior art connections is the need to introduce conditions for transition to the desired interface states after decoding interface commands. These conditional circuits consisting of multi-input gates must be implemented separately for each command.

Tyto dosavadní nevýhody odstraňuje zapojení dekodéru univerzálních a adresovaných povelů IMS 2, sestávající z převodníku kódu ABCD na kód jedna z šestnácti, jehož výstupy jsou spojeny se svorkami interfejsových stavů podle vynálezu, jehož podstatou je, že převodník kódů je spojen prvním, třetím, čtvrtým adresovacím vstupem s první, třetí a čtvrtou svorkou interfejsové sběrnice, přičemž druhá svorka interfejsové sběrnice je spojena s první vybavovací svorkou převodníku kódů, zatímco druhá vybavovací svorka je spojena s výstupem prvního dvouvstupového hradla, jehož první vstup je spojen s první svorkou stavů interfejsových funkcí a s prvním vstupem druhého dvouvstupového hradla, jehož druhý vstup je spojen s druhou svorkou stavů interfejsových funkcí a jeho výstup se třetí svorkou stavů interfejsových funkcí, zatímco druhý výstup prvního dvouvstupového hradla je spojen s výstupem třetího dvouvstupového hradla, jehož první vstup je spojen s prvním třívstupovým hradlem a druhý vstup s výstupem čtvrtého dvouvstupového hradla, jehož první vstup je spojen se čtvrtou svorkou stavů interfejsových funkcí a druhý vstup přes výstup prvního dvouvstupového hradla vstupem spojeného jednak s druhým adresovacím vstupem převodníku kódu a jednak s výstupem druhého třívstupového hradla, jehož první vstup je spojen přes druhé jednovstupové hradlo s pátou svorkou interfejsové sběrnice a s první vstupní svorkou prvního třívstupového hradla, zatímco druhé vstupy obou třívstupových hradel jsou spojeny přes třetí jednovstupové hradlo a šestou svorkou interfejsové sběrniGe a jejich třetí vstupy jsou spojeny přes čtvrté jednovstupové hradlo se sedmou svorkou interfejsové sběrnice.These previous drawbacks are eliminated by the wiring of a universal and addressed IMS 2 decoder, consisting of an ABCD code converter of one of sixteen whose outputs are connected to the interface state terminals according to the invention, the essence of which is that the code converter is connected by the first, third, fourth addressing an input with first, third and fourth terminals of the interface bus, the second terminal of the interface bus being connected to the first trip terminal of the code converter, while the second trip terminal is connected to the output of the first two input gate whose first input is connected to the first terminal of the interface functions; an input of a second two-input gate whose second input is connected to a second terminal of the interface functions states and its output to a third terminal of the states of interface functions, while a second output of the first two-input gate is connected to the output of a third two-input gate o gates whose first input is connected to the first three-input gate and the second input is to the output of the fourth two-input gate, the first input is connected to the fourth terminal of interface functions and the second input is through the output of the first two-input gate firstly, the output of a second three-input gate, the first input of which is connected via the second single-input gate to the fifth interface terminal of the interface and the first input terminal of the first three-input gate; they are connected via the fourth single-input gate to the seventh interface of the interface bus.

Hlavní předností popisovaného zapojení je, že zjednodušuje obvodové sestavy a nevyžaduje vytváření zvláštních logických sítí pro jednotlivé signály a umožňuje zpracovat poměrně větší počet adresovaných a univerzálních interfejsových povelů.The main advantage of the described circuitry is that it simplifies circuit assemblies and does not require the creation of separate logical networks for individual signals and allows to process a relatively larger number of addressed and universal interface commands.

Vynález blíže objasní přiložený výkres, kde na obr. 1 je znázorněno blokové zapojení dekodéru, na obr. 2 tabulka signálů seřazených na výstupech VI až Vil převodu kódu ABCD.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 shows a block wiring of a decoder; FIG. 2 shows a signal table arranged at the outputs of the ABCD code conversion V1 to VII.

Hlavní součástí zapojení je převodník 1 kódu ABCD na kód jedna ze šestnácti. Převodník 1 kódů je výstupy VI až Vil spojen se svorkami stavů interfejsových funkcí, z nichž každý je vyjádřen určeným kódem, uvedeným pro funkční popis, v závorkách u každého výstupu. První, třetí a čtvrtý adresovací vstup A, C, D a první vybavovací vstup G1 jsou spojeny s první, třetí, čtvrtou a druhou svorkou DII, DI3, DI4 a DI2 interfejsové sběrnice. Druhý adresovací vstup B je pak spojen s výstupem druhého třísvorkového hradla 8 a druhý vylbavovací vstup G2 s výstupem prvního dvouvstupového hradla 2. Pátá svorka DI5 interfejsové sběrnice je spojena s prvním vstupem prvního třívstupového hradla 5 a přes druhé jednovstupové hradlo 9 s první svorkou druhého třívstupového hradla 8. Šestá a sedmá svorka DIB, DI7 interfejsové sběrnice je pak spojena přes třetí a čtvrté jednovstupové hradlo 10, 11 s druhým a třetím vstupem obou třívstupových hradel 5, 8. Výstup prvního třívstupového hradla 5 je spojen se vstupem třetího dvouvstupového hradla 4. Výstup druhého trojvstupového hradla 8 je spojen přes první jednovstupové hradlo 7 s prvním vstupem čtvrtého dvouvstupového hradla 6, jehož druhý vstup je spojen se čtvrtou svorkou L4 stavu interfejsových funkcí a jeho výstup je spojen s druhým vstupem třetího dvouvstupového hradla 4. Jeho výstup je spojen s druhým výstupem prvního dvouvstupového hradla 2, jehož první vstup je spojen s první svorkou LI stavu interfejsových funkcí a s prvním vstupem druhého dvouvstupového hradla 3, jehož druhý vstup je spojen s druhou svorkou L2 stavu interfejsových funkcí a výstup se třetí svorkou L3 interfejsových funkcí.The main part of the wiring is the ABCD 1 to 16 converter. The code converter 1 is connected by outputs VI to Vil to the terminals of the interface function states, each of which is expressed by a designated code, given for the functional description, in brackets for each output. The first, third and fourth addressing inputs A, C, D and the first tripping input G1 are connected to the first, third, fourth and second terminals DII, DI3, DI4 and DI2 of the interface bus. The second addressing input B is then connected to the output of the second three-terminal gate 8 and the second flap input G2 to the output of the first two-input gate 2. The fifth terminal DI5 of the interface bus is connected to the first input of the first The sixth and seventh terminals DIB, DI7 of the interface bus are then connected via the third and fourth single entry gates 10, 11 to the second and third inputs of both three-input gates 5, 8. The output of the first three-input gate 5 is connected to the input of the third two-input gate 4. The output of the second three-port gate 8 is connected via the first single-port gate 7 to the first input of the fourth two-port gate 6, the second input of which is connected to the fourth terminal L4 of the interface function status and its output is connected to the second input of the third two-input gate 4. the second output The first input is connected to the first interface terminal L1 and the first input of the second two-gate gate 3, the second input of which is connected to the second interface function terminal L2 and the output to the third interface function terminal L3.

Převodník 1 kódu ABCD na kód jedna z šestnácti lze s výhodou realizovat například obvodem MH 74 154 a hradly jedno- až třívstupovými NAND.The ABCD to one of sixteen code converters 1 can be conveniently realized, for example, by the MH 74 154 circuit and the gates with one to three input NANDs.

Signály na výstupu VI a Vil převodníku 1 kódu ABCD na kód jedna z šestnácti jsou uspořádány v tabulce uvedené na obr. 2. V prvním sloupci zleva jsou naznačeny výstupy VI až Vil, ve druhém sloupci signál podle užívané značky, ve třetím sloupci jsou uvedeny interfejsové funkce a v posledním dvojitém sloupci je uvedena podmínka přechodu ze stavu do stavu. Názvy interfejsových funkcí, stavů a signálů odpovídají doporučení IEC TC 66 (CO) 22.The signals at output VI and Vil of converter 1 of the ABCD code to code one of the sixteen are arranged in the table shown in Fig. 2. The first column from the left shows the outputs VI to Vil, the second column indicates the signal used. function and the last double column shows the condition of transition from state to state. The names of interface functions, statuses and signals correspond to IEC TC 66 (CO) 22 recommendations.

Zapojením na obr. 1 se prakticky přímoBy virtue of the connection in FIG

221 řeší funkce DT1 signál START a pomocí jednoho dvouvstupového a jednoho jednovstupového hradla je řešena funkce DC1 signál CLEAR. Výstupní signály jsou aktivní ve stavech L — nízká úroveň.221 solves the function DT1 signal START and by means of one two-input and one single-input gate the function DC1 signal CLEAR is solved. The output signals are active in L-low states.

Zapojení podle vynálezu využívá skutečnosti, že adresované interfejsové povely jsou v kódové tabulce ASCII (American Standard Code for Intercommunicatin Interchange) umístěny v nultém sloupci, zatímco univerzální interfejsové povely v prvním sloupci; univerzální a adresované povely zaujímají první, čtvrtý, pátý, osmý a devátý řádek tabulky.The circuit according to the invention takes advantage of the fact that the addressed interface commands are located in the zero column in the American Standard Code for Intercommunicatin Interchange (ASCII) table while the universal interface commands in the first column; Universal and addressed commands occupy the first, fourth, fifth, eighth and ninth rows of the table.

Kombinační logická síť tvořená hradly 8, 9, 10, 11 vytváří podmínky pro vstup B převodníku 1 kódu ABCD na kód jedna z šestnácti tak, aby bylo možno dekódovat všech devět povelů jedním převodníkem. Další hradla podmiňují dekódování univerzálních povelů přítomností stavového signálu ACOS a dekódování adresovaných povelů LADS a ACDS. Na první až sedmé svorce DII — DI'7 interfejsové sběrnice jsou invertované signály sběrnice IMS 2.The combinational logic network formed by the gates 8, 9, 10, 11 creates conditions for input B of the ABCD converter 1 to code one of sixteen so that all nine commands can be decoded by one converter. Other gates condition the decoding of universal commands by the presence of the ACOS status signal and the decoding of the addressed LADS and ACDS commands. The IMS 2 bus signals are inverted at the first to seventh interface terminals DII-DI'7 of the interface bus.

Vynález je určen zejména pro elektronické měřicí přístroje s interfejsem IMS 2 a pro periferní zařízení s tímto interfejsem.The invention is particularly intended for electronic measuring instruments with an IMS 2 interface and for peripheral devices with this interface.

Claims

Universal and addressed IMS 2 decoder wiring consisting of an ABCD to sixteen code converter, the outputs of which are connected to interface terminals, characterized in that the code converter (1) is connected by the first, third, fourth addressing inputs (A, C, Dj with the first, third and fourth terminals (DII, DI3, DI4) of the interface bus, the second terminal (DI2) of the interface bus being connected to the first trip terminal (G1) of the code converter (1) while the second trip terminal (G2) is connected to an output of a first two-input gate (2) whose first input is connected to a first terminal (1,1) of interface functions states and to a first input of a second two-input gate (3j) whose second input is connected to a second terminal (L2) of interface functions states; its output with the third terminal (L3) of the state of the interface functions, while the second output of the first two-input gate (2) is connected to the invention upstream of a third two-input gate (4), the first input of which is connected to the first three-input gate (5) and the second input to the output of the fourth two-input gate (6), the first input of which is connected to the fourth terminal (L4) output of the first single gate (7j) connected to the second addressing input (BJ of the converter (lj codes) and to the output of the second three gate (8), the first input of which is connected via the second single gate (9) to the fifth interface terminal (DI5) with the first input terminal of the first 3-input gate (5), while the second inputs of the two 3-input gates (5, 8) are connected via the third single-input gate (10) to the sixth terminal (DIB) of the interface bus and their third inputs are connected through the fourth single-input gate (Li with the seventh terminal (DI7) of the interface bus).