CS220128B1 - Zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do mikroprocesoru - Google Patents
Zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do mikroprocesoru Download PDFInfo
- Publication number
- CS220128B1 CS220128B1 CS762281A CS762281A CS220128B1 CS 220128 B1 CS220128 B1 CS 220128B1 CS 762281 A CS762281 A CS 762281A CS 762281 A CS762281 A CS 762281A CS 220128 B1 CS220128 B1 CS 220128B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- gate
- output
- inputs
- data
- Prior art date
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Technický problém, který vynález řeší: Zapojení funkční klávesnice a obvodů, které připojují klávesnici k mikroprocesoru elektronického zařízení, kdy data jsou přenášena paralelně. Tlačítka funkční klávesnice zapojená do matice jsou připojena na enkodéry řádek a sloupců. Datové výstupy jsou vedeny přes hradla na datovou sběrnici mikroprocesoru. Výstup skupinový signál enkodéru je signálem paměti znaku a stavu. Adresa klávesnice s řídicím signálem ze sběrnice mikroprocesoru otevírá hradla při čtení-znaku do mikroprocesoru. Obory, kde může být vynálezu využito: Výpočetní technika, periferní zařízení s mikroprocesory, NC stroje a elektronická zařízení s mikroprocesory.
Description
(54) Zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do mikroprocesoru
Technický problém, který vynález řeší: Zapojení funkční klávesnice a obvodů, které připojují klávesnici k mikroprocesoru elektronického zařízení, kdy data jsou přenášena paralelně.
Tlačítka funkční klávesnice zapojená do matice jsou připojena na enkodéry řádek a sloupců. Datové výstupy jsou vedeny přes hradla na datovou sběrnici mikroprocesoru. Výstup skupinový signál enkodéru je signálem paměti znaku a stavu. Adresa klávesnice s řídicím signálem ze sběrnice mikroprocesoru otevírá hradla při čtení -znaku do mikroprocesoru.
Obory, kde může být vynálezu využito: Výpočetní technika, periferní zařízení s mikroprocesory, NC stroje a elektronická zařízení s mikroprocesory.
Vynález se týká zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do mikroprocesoru.
Dosavadní zapojení klávesnic byla postavena s běžnými integrovanými obvody. Tlačítka byla zapojená do matice většinou o různém počtu řádků a sloupců. Zapojení obsahovalo dekodér připojený například k řádkům matice, zatímco ze sloupců matice se odvozovaly řídicí a blokovací signály. Zapojení byla značně složitá a nepřehledná, zvláště pro větší počet tlačítek. Rozšíření počtu tlačítek vedlo téměř vždy k novému zapojení. Složitost zapojení dávala i velkou poruchovost.
Dosavadní složité zapojení klávesnice odstraňuje zapojení funkční klávesnice a připojovacích obvodů s paralelním, přenosem dat do mikroprocesoru podle vynálezu, jehož podstatou je, že matice tlačítek je svými výstupy řádek připojena na datové vstupy enkodéru řádek a svými výstupy sloupců připojena na datové vstupy enkodéru sloupců, přitom jak matice tlačítek, tak enkodéry tvoří obvody funkční klávesnice připojené kabelem k připojovacím obvodům, přes které je klávesnice připojena na sběrnici mikroprocesoru, přičemž výstupy enkodéru řádek a výstupy enkodéru sloupců jsou připojeny na datové vstupy paměti znaku a výstup pro skupinový signál enkodsru je připojen na vstup paměti stavu a současně pře® zpožďovací obvod na hodinovací vstup paměti znaku, přitom adresové vodiče ze sběrnice mikroprocesoru jsou připojeny na vstupy dekodéru adres, který dekóduje adresu dat a adresu stavu, přičemž adresa dat je připojena přes mcnostabilní obvod na nulovací vstupy paměti znaku a paměti stavu a dále na druhé vstupy hradel dat, na jejíchž první vstupy jsou připojeny výstupy paměti znaku, adresa stavu je připojena na druhý vstup hradla stavu, na jehož první vstup je připojen výstup paměti stavu, výstupy hradel dat a hradla stavu jsou připojeny na datové vodiče sběrnice mikroprocesoru, přičemž řídicí signál ze sběrnice je připojen na otevírací vstup dekodéru adres a na vstup obvodů odpovědi, jejichž výstup je připojen na vodič signálu odpovědi sběrnice.
Možnost aktivního' připojení funkční klávesnice k mikroprocesoru js realizováno tak, že zapojení je doplněno obvodem žádosti o přerušení, který je svým vstupem připojen na výstup paměti stavu a přitom výstup obvodu je připojen na vodič žádosti o přerušení sběrnice, dále je zapojení doplněno obvodem zpětného' hlášení, přičemž vodič pro signál povolení žádosti o přerušení je připojen na vstup obvodu zpětného hlášení a současně na nulovací vstup obvodu žádosti o- přerušení a výstup obvodu zpětného hlášení je připojen na vodič pro signál přerušení sběrnice.
Zapojení s rozšířeným počtem tlačítek funkční klávesnice je provedeno· tak, že tlačítka jsou rozdělena na matice, kde výstupy každé matice jsou připojeny na svoje enkodéry řádek a enkodéry sloupců již známým způsobem, přičemž datové výstupy enkodérů řádek jsou propojeny paralelně a připojeny na vstupy paměti znaku, stejně jsou propojeny výstupy a připojeny na vstupy a rovněž i datové výstupy enkodérů sloupců jsou propojeny paralelně a připojeny na vstupy paměti znaku, dále výstupy pro skupinový signál enkodérů sloupců jsou připojeny na vstupy součtového hradla, jehož výstup je připojen na datový vstup paměti znaku a stejně tak výstupy jsou připojeny na vstupy součtového hradla, jenož výstup je připojen na datový vstup paměti znaku, výstupy pro skupinový signál enkodérů řádek jsou připojeny na vstupy součtového' hradla, jehož výstup je připojen na vstup paměti stavu a přes zpožďovací obvod na hodinovací vstup paměti znaku, a nakonec výstupy pro výběr enkodérů sloupců jsou propojeny na vstupy součtových hradel, přičemž výstup je připojen na první vstupy hradel, výstup je připojen na druhé vstupy hradel, výstup je připojen na třetí vstupy hradel a výstup je připojen na první vstup hradla, na druhý vstup hradla a na třetí vstup hradla, přičemž výstup hradla je připojen na vstup pro výběr enkodérů, a stejně výstup hradla je připojen na vstup pro výběr, výstup hradla na vstup pro' výběr a výstup hradla na vstup pro výběr.
Uvedené zapojení funkční klávesnice s paralelním přenosem dat a jak s pasivním, tak i s aktivním připojením k mikroprocesoru a s možností rozšíření počtu tlačítek je značně jednodušší než dosud známá zapojení. Jednoduchost vede k vyšší spolehlivosti, k úspoře materiálu i menší náročnosti při výrobě i servisu.
Zapojení funkční klávesnice a připojovacích obvodů k mikroprocesoru je znázorněno na výkresech, kde; obr. 1 znázorňuje základní zapojení funkční klávesnice a připojovacích obvodů s pasivním přístupem do mikroprocesoru, a dále čárkovaně vyznačené obvody pro aktivní přístup do mikroprocesoru; obr. 2 znázorňuje zapojení funkční klávesnice s rozšířeným počtem tlačítek.
U základního zapojení funkční klávesnice podle obr. 1 jsou tlačítka zapojená do čtvercové matice 4 s maximálním počtem 64 tlačítek. Výstupy 401 až 408 řádek matice 4 jsou připojeny na datové vstupy enkodéru 5 řádek, a výstupy 411 až 418 sloupců matice 4 jsou připojeny na datové vstupy enkodéru 6 sloupců. Datové výstupy 51 až 53 a Bl až 63 enkodérů 5 a 6 jsou vedeny z klávesnice 1 kabelem 101 do připojovacích obvodů 2. Jsou připojeny na vstupy 711 až 716 paměti 7 znaku. Výstup 54, což je skupinový signál z enkodéru 5, je připojen na vstup 81 paměti 8 stavu a přes zpožďovací obvod 9 na hodinovací vstup paměti 7 znaku. Adresové vodiče 311 až 31n ze sběr220128 nice 3 mikroprocesoru jsou připojeny na vstupy dekodéru 11 adres. Výstup 110 adres dat je připojen přes monostabilní obvod 12 na nulovací vstupy paměti 7 znaku a paměti 8 stavu. Současně je připojen na druhé vstupy hradel 10 dat. Adresa 111 stavu je připojena na druhý vstup hradla 13 stavu. Na první vstupy hradel 10 dat jsou připojeny výstupy paměti 7 znaku, a na první vstup hradla 13 stavu výstup paměti 8 stavu. Výstupy hradel 10 dat i hradla 13 stavu jsou připojeny na datové vodiče 321 až 32n sběrnice 3 mikroprocesoru. Vodič 33 sběrnice 3, což je řídicí signál, je připojen na otevírací vstup dekodéru 11 adres a na vstup obvodu 14 odpovědi. Výstup obvodu 14 je připojen na vodič 34, který je signálem odpovědi sběrnice 3.
Funkce tohoto zapojení je následující.
Při stisknutí libovolného tlačítka funkční klávesnice 1 je aktivován vždy jeden z výstupů 401 až 408 řádek a současně jeden z výstupů 411 až 418 sloupců. Enkodéry 5 a 6 převedou vstup jedna z osmi na binární číslo na výstupech 51 až 53 a Bl až 63. Toto číslo určuje kód stisknutého tlačítka. Enkodér pracuje s prioritou přidělenou nejvyššímu vstupu. Tedy při stisku více tlačítek současně se vyhodnotí jen jedno tlačítko nejvýše zapojené. Výstup 54 skupinový signál z enkodéru je aktivován vždy, když je aktivován některý ze vstupů. Tento· signál je použit po příslušném zpoždění jako hodinovací pro paměť 7 znaku. Stav, že byl nahrán do náměti 7 nějaký znak, se uchovává v paměti 8 stavu. Mikroprocesor podle svého programu se nejprve dotáže na stav, zda-li má klávesnice připravený znak. Vyšle na sběrnici 3 adresu stavu klávesnice, dekodér 11 jí převede jako adresu 111 stavu. Po dobu trvání řídicího signálu 33 je otevřené hradlo 13 stavu, a mikroprocesor si přečte stav klávesnice. Čtení znaku klávesnice probíhá tak, že mikroprocesor vyšle na sběrnici 3 adresu dat klávesnice, dekodér 11 jí převede jako adresu 110 dat a po dobu trvání řídicího· signálu 33 jsou otevřená hradla 10 dat, a mikroprocesor čte znak klávesnice. Na konci čtení dat vyšle mjonostabilní obvod krátký impuls a tím vymaže paměť 8 stavu i paměť 7 znaku. Od řídicího signálu 33 obvod 14 odpovědí vyšle signál 34 odpovědí, na který mikroprocesor reaguje ukončením akce. Připojovací obvody 2 jsou opět schopny převzít nový znak klávesnice
1. Popsané připojení klávesnice k mikroprocesoru je s tzv. pasivním přístupem, neboť záleží na programu, kdy si mikroprocesor převezme z klávesnice znak.
Základní zapojení funkční klávesnice 1 resp. připojovacích obvodů 2 je možné doplnit obvodem 15 žádosti o přerušení, který je svým vstupem připojen na výstup paměti 8 stavu. Výstup obvodu 15 je připojen na vodič 35 sběrnice 3, což je žádost o přerušení. Zapojení je dále doplněno obvodem 16 zpětného hlášení, který je svým vstupem připojen na vodič 36 povolení žádosti o· přerušení sběrnice 3. Na tento vodič je rovněž připojen nulovací vstup obvodu 15. Výstup obvodu 16 je připojen na vodič 37, který je signálem přerušení sběrnice 3.
Funkce těchto obvodů je následující.
Stisknutím tlačítka klávesnice 1 se nahraje paměť 8 stavu, tím je aktivován obvod 15, který vysílá signál 35 žádost o přerušení. Když mikroprocesor tuto žádost akceptuje, vysílá signál 36 povolení žádosti o přerušení. Na toto povolení se vynuluje žádnr.f o přerušení, a obvod 16 vyšle pozauovany signál 37 přerušení. Tím se mikroprocesor dozví, že klávesnice má připravený znak, který si již převezme obvyklým způsobem.
Jelikož enkodér je obvod s osmi vstupy, je možno použít v základním zapojení 64 tlačítek do' matice 8X6. Je-li zapotřebí klávesnice s větším počtem tlačítek, lze základní zapojení rozšiřovat nejvýhodněji tak, že další tlačítka se zapojí opět do matic 8X8. Zapojení klávesnice 1 se pak rozšíří vždy o dva enkodéry na každou matici tlačítek.
Příklad zapojení klávesnice s maximálně 256 tlačítky je na obr. 2. Tlačítka jsou zapojena do matic 4A až 4D, kde každá matice je připojena na své enkodéry řádek 5A až 5D a enkodéry sloupců 6A až 6D již známým způsobem. Datové výstupy 51 všech enkodérů 5A až 5D řádek jsou propojeny paralelně a připojeny na příslušný vstup 71 paměti 7 znaku. Stejným způsobem jsou propojeny i výstupy 52 a 53 enkodérů 5A až 5D řádek a výstupy 61, 62 a 63 enkodérů 6A až 6D sloupců. Výstupy 64 skupinový signál enkodérů 6A až 6D sloupců jsou propojeny tak, že první výstup je nevyužitý, druhý a čtvrtý jsou připojeny na vstup součtového hradla 17 a třetí a čtvrtý na vstup součtového hradla 18. Paměť 7 znaku v připojovacích obvodech 2 je rozšířena o dva bity proti základnímu zapojení, ,a na tyto vstupy 77 a 78 jsou připojeny výstupy hradel 17 a 18. Výstupy 54 enkodérů řádek 5A až 5D jsou připojeny na vstupy součtového hradla 19, jehož výstup je připojen na vstup paměti 8 stavu a přes zpožďovací obvod 9 na hodinovací vstup 77 paměti 7 znaku. Výstupy 65 výběr enkodérů 6A až 6D sloupců jsou připojeny na vstupy součtových hradel 20A až 20D takto: výstup 63A na první vstup hradla 20B, 20C a 20D; výstup B5B na druhý vstup hradla 20A, 2DC a 20D; výstup 65C na třetí vstup hradla 20A, 20B a 20D; výstup 65D na první vstup hradla 20A, na druhý vstup hradla 208 a na třetí vstup hradla 20C. Výstupy těchto hradel jsou zapojeny takto: výstup 20A na vstupy 50A a 60A výběr enkodérů 5 a 6 matice 4A tlačítek; výstup 20B na vstupy 50B a 60B; výstup
20C na vstupy 5DC a BBC; a výstup 20D na vstupy 50D a BOD.
Funkce rozšířené klávesnice je následující.
Stisknutím kteréhokoliv tlačítka je na výstupech 71 až 78 odpovídající znak. Výstup hradla 19 vytváří signální stopu, která určuje zapsání znaku do paměti 7 znaku a rovněž stav, kdy klávesnice má připraven znak. Stisknutím některého z tlačítek, například z matice 4A musí být tlačítka zapojená do dalších matic 4B až 4D blokována, aby nemohl být porušen znak na výstupu. Blokování je zajištěno příslušným propojením výstupů 65 výběr a vstupů 50 a BO výběr enkodérů 5 a 6.
Výše popsaná zapojení funkční klávesnice a připojovacích obvodů je možné různě obměňovat. Například výstupy 54 enkodérů řádek zaměnit za výstupy 64 enkodérů sloupců a opačně. Stejně tak i výstupy B5 a 55. Podle použitého mikroprocesoru je možno zm,ěnit, případně vypustit dekodér 11 adres. Dále je možné upravit signály sběrnice 3, například vložením výkonových budičů, invertorů nebo podobně. Stejně je možné upravit výstupy z klávesnice 1 podle délky kabelu 101, použité paměti 7 a 8 vložením výkonových budičů, invertorů nebo zakončovacích členů.
Claims (3)
- PŘEDMĚT1. Zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do· mikroprocesoru, vyznačené tím, že matice (4) tlačítek je svými výstupy (401 až 408) řádek připojena na datové vstupy enkodéru (5) řádek, a svými výstupy (411 až 418) sloupců připojena na datové vstupy enkodéru (6) sloupců, přitom jak matice (4) tlačítek, tak enkodéry (5, 6) tvoří obvody funkční klávesnice (1) připojené kabelem (101) k připojovacím obvodům (2), přes které je klávesnice (1) připojena na sběrnici (3) mikroprocesoru, přičemž výstupy (51 ža 53) enkodéru (5) řádek a výstupy (61 až 63) enkodéru (6) sloupců jsou připojeny na datové vstupy (71 až 76) paměti (7) znaku a výstup (54) pro skupinový signál enkodéru (5) je připojen na vstup (81) paměti (8) stavu a současně přes zpožďovací obvod (9) na hodinovací vstup paměti (7) znaku, přitom adresové vodiče (311 až 31n) ze sběrnice (3) mikroprocesoru jsou připojeny na vstupy dekodéru (11) adres, který dekóduje adresu (110) dat a adresu (111) stavu, přičemž adresa (110) dat je připojena přes monostabilní obvod (12) na nulovací vstupy paměti (7) znaku a paměti (8) stavu a dále na druhé vstupy hradel (10) dat, na jejichž první vstupy jsou připojeny výstupy paměti (7) znaku, adresa (111] stavu je připojena na druhý vstup hradla (13) stavu, na jehož první vstup je připojen výstup paměti (8) stavu, výstupy hradel (10) dat a hradla (13) stavu jsou připojeny na datové vodiče (321 až 32n) sběrnice (3) mikroprocesoru, přičemž řídicí signál (33) ze sběrnice (3) je připojen na otevírací vstup dekodéru (11) adres a na vstup obvodů (14) odpovědi, jejichž výstup je připojen na vodič (1314) signálu odpovědi sběrnice (3).
- 2. Zapojení funkční klávesnice podle bodu 1, vyznačené tím, že je doplněno obvodem (15) žádosti o1 přerušení, který je svým vstupem připojeno na výstup paměti (8) stavu, a přitom výstup' obvodu (15) je přiynAlezu pojen na vodič (35) žádosti o přerušení sběrnice (3), dále je doplněno obvodem (16) zpětného hlášení, přičemž vodič (36) pro signál povolení žádosti o přerušení je připojen na vstup obvodu (16) zpětného' hlášení a současně na nulovací vstup obvodu (15) žádostí o přerušení, a výstup obvodu (16) zpětného hlášení je připojen na vodič (37) pro signál přerušení sběrnice (3).
- 3. Zapojení funkční klávesnice podle bodů 1 a 2, vyznačené tím, že tlačítka jsou rozdělena na matice (4A až 4D), kde výstupy každé matice jsou připojeny na svoje enkodéry (5A až 5D) řádek a enkodéry (6A až 6D) sloupců již známým způsobem, přičemž datové výstupy (51A až 51D) enkodérů 5A až 5D) řádek jsou propojeny paralelně a připojeny na vstupy (71) paměti (7) znaku, stejně jsou propojeny výstupy (52A až 52D a 53A až 53D) a připojeny na vstupy (72 až 73) a rovněž i datové výstupy (Bil A až 6I1D, 6’2A až 6i2D a 63A až 630) enkodérů (6A až 6D) sloupců jsou propojeny paralelně a připojeny na vstupy (74 až 76) paměti (7) znaku, dále výstupy (64B a 64D) pro skupinový signál enkodérů (6B a 6D) sloupců jsou připojeny na vstupy součtového hradla (17), jehož výstup je připojen na datový vstup (77) paměti (7) znaku a stejně tak výstupy (64C a 64D) jsou připojeny na vstupy součtového- hradla (18), jehož výstup je připojen na datový vstup (78) paměti (7) znaku, výstupy (54A až 54D) pro skupinový signál enkodérů (5A až 5D) řádek jsou připojeny na vstupy součtového hradla (19), jehož výstup je připojen na vstup (81) paměti (8) stavu a přes zpožďovací obvod (9) na hodinovací vstup paměti (7) znaku a nakonec výstupy (65A až 65D) pro výběr enkodérů (6A až 6D) sloupců jsou propojeny na vstupy součtových hradel (20A až 20D), přičemž výstup (65A) je připojen na první vstupy hradel (20B, 20C a 20D), výstup (65B) je připojen na druhé vstupy hradel (20A, 20C a 20D),22012» výstup (65C) je připojen na třetí vstupy hradel (20A, 20B, 20D) a výstup (65D) je připojen na první vstup hradla (20A), na druhý vstup hradla (20B) a na třetí vstup hradla (20C), přičemž výstup hradla (20A) je připojen na vstup (50A a 60A) pro- výběr enkodérů [5A a 6A) a stejně výstup hradla (20B) je připojen na vstup (50B a 60B) pro výběr, výstup hradla (20C) na vstup (50C a 60C) pro výběr a výstup hradla (20D) na vstup (50D a 60D) pro výběr.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS762281A CS220128B1 (cs) | 1981-10-16 | 1981-10-16 | Zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do mikroprocesoru |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS762281A CS220128B1 (cs) | 1981-10-16 | 1981-10-16 | Zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do mikroprocesoru |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS220128B1 true CS220128B1 (cs) | 1983-03-25 |
Family
ID=5425717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS762281A CS220128B1 (cs) | 1981-10-16 | 1981-10-16 | Zapojení funkční klávesnice a připojovacích obvodů s paralelním přenosem dat do mikroprocesoru |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS220128B1 (cs) |
-
1981
- 1981-10-16 CS CS762281A patent/CS220128B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694394A (en) | Microprocessor system having a multiplexed address/data bus which communicates with a plurality of memory and input/output devices including TTL output gates | |
| EP0426283B1 (en) | Programmable logic device with multi-function input pin | |
| KR100426747B1 (ko) | 반도체장치 | |
| US5506815A (en) | Reconfigurable multi-user buffer memory particularly for signal processing system | |
| EP0789878A1 (en) | Hierarchical crossbar switch | |
| EP0057511A1 (en) | Information processing unit | |
| US4843539A (en) | Information transfer system for transferring binary information | |
| EP0385389A2 (en) | Semiconductor integrated circuit memory enabling memory write masking | |
| JPH0214488A (ja) | 半導体記憶装置とこれを用いたデータパス | |
| US4718043A (en) | Memory circuit with improved power-down control | |
| US6212591B1 (en) | Configurable I/O circuitry defining virtual ports | |
| US4858038A (en) | System of disk device selector circuits for disk controller | |
| US6725316B1 (en) | Method and apparatus for combining architectures with logic option | |
| FI74158C (fi) | Kopplingsanordning foer givande av styrorder i ett mikrocomputersystem. | |
| US20030074509A1 (en) | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller | |
| EP0366588A2 (en) | Memory organization with arrays having an alternate data port facility | |
| USRE37060E1 (en) | Apparatus for serial reading and writing of random access memory arrays | |
| EP0290042A2 (en) | Memory circuit with improved serial addressing scheme | |
| US4458163A (en) | Programmable architecture logic | |
| US5307321A (en) | Semiconductor memory device with particular bank selector means | |
| US4706214A (en) | Interface circuit for programmed controller | |
| US5446859A (en) | Register addressing control circuit including a decoder and an index register | |
| EP0057096B1 (en) | Information processing unit | |
| US6356110B1 (en) | Multifunction memory array in a programmable logic device | |
| JPS6325890A (ja) | 改良された集積回路プログラム可能リ−ドオンリメモリ装置 |