CS219488B1

CS219488B1 - Connection of the circuit for the control of the bite operations by means of the microprocessor

Info

Publication number: CS219488B1
Application number: CS159180A
Authority: CS
Inventors: Oldrich Pekarek
Original assignee: Oldrich Pekarek
Priority date: 1980-03-07
Filing date: 1980-03-07
Publication date: 1983-03-25

Description

Vynález se týká zapojení obvodů pro· řízení bitových operací pomocí mikroprocesoru.BACKGROUND OF THE INVENTION The invention relates to circuitry for controlling bit operations by a microprocessor.

Dosud se používá k řízení bitových operací v log-ckých automatech slovně orientovaných mikroprocesorů, zpracovávajících celá slova, která vstupují adresovatelnými branami zapojenými na jeho datovou sběrnici. Tato skutečnost silně komplikuje práci s jednobitovými informacemi, které má mikroprocesor podle řídicího algoritmu vysílat asynchronně do řízené soustavy, respektive takovéto jednobitové asynchronní informace přijímat a vyhodnocovat.So far, it has been used to control bitwise operations in logic automated word-oriented microprocessors that process entire words that enter through addressable gateways connected to its data bus. This complicates the work with single-bit information that the microprocessor is supposed to send asynchronously to the controlled system or receive and evaluate such single-bit asynchronous information according to the control algorithm.

Až dosud jsou tyto úlohy řešeny tak, že jsou programově nastavovány jednotlivé bity paralelních výstupu, přičemž každá bitová informace vyžaduje poměrně složitý program využívající tzv. maskování. Tím dochází ke komplikacím z hlediska délky programu, a toto hledisko není zanedbatelné, protože řídicí program je zpravidla ukládán v pevných pamětech, které tvoří podstatnou část nákladů na mikropočítač. Další nevýhodou uvedeného způsobu je časová ztráta v řídicích programech, která přímo ovlivňuje rychlost odezvy řídicího systému. Zmíněné problémy nejsou řešeny v dostatečné míře ani programovatelnými integrovanými obvody styku vyrobené metodou vysoké integrace.Until now, these tasks are solved by programmatically setting individual bits of parallel outputs, each bit information requiring a relatively complex program using so-called masking. This leads to complications in terms of program length, and this aspect is not negligible, since the control program is typically stored in fixed memories, which form a substantial part of the cost of the microcomputer. Another disadvantage of this method is the time loss in the control programs, which directly affects the response speed of the control system. These problems are not sufficiently addressed by programmable ICs produced by the high integration method.

Zapojení podle vynálezu předpokládá, že každému bitovému výstupu a bitovému vstupu je přidělena adresa z množiny adres vyhrazených pro práci s vstupními a výstupními branami, a v tom případě postačí k zahájení jednobitové operace pouze instrukce výstupu, aniž by bylo nutno programově předem zpracovávat vysílanou Informaci v akumulátoru procesoru. Zapojení ve své funkci ignoruje obsah akumulátoru, což přináší výhody jak v pořizovacích nákladech na vybavení mikropočítače, tak i v snadném programování a časových úsporách v řídicích algoritmech.The connection according to the invention assumes that each bit output and bit input is assigned an address from a plurality of addresses reserved for handling the input and output gateways, in which case only the output instruction is sufficient to initiate a one-bit operation without having to programmatically process the transmitted information. processor battery. Wiring in its function ignores the battery contents, which brings advantages both in the cost of equipping the microcomputer and in the easy programming and time savings in the control algorithms.

Podstata zapojení obvodů pro řízení bitových operací pomocí mikroprocesoru podle vynálezu spočívá v tom, že stykový -blok sestává z bloku impulsového řízení, bloku řízeného klopného obvodu a bloku „dotaz — odpověď“, přičemž adresový vstup obvodu logického součinu bloku impulsního řízení je spojen vodičem dekódované adresy s příslušným výstupem dekodéru adres a vodič signálu zápisu sběrnice řídicích signálů je spojen s řídicí vstupem obvodu logického· součinu bloku impulsního řízení, jehož výstup je spojen s příslušným vstupem řízeného objektu, adresový vstup obvodu logického součinu nastavení a adresový vstup obvodu logického součinu nulování, které jsou součástí bloku řízeného klopného obvodu, jsou propojeny vodiči dekódované adresy s jim příslušnými výstupy dekodéru adres, vodič signálu zápisu sběrnice řídicích signálů je spojen se vstupem jak obvodu logického- součinu nastavení, tak obvodu logického součinu nulování, které jsou součástí bloku řízeného klopného obvodu a jejich výstupy jsou propojeny s jim příslušnými vstupy bistabilního klopného obvodu bloku řízeného klopného obvodu, jehož výstup je propojen s jemu příslušným vstupem řízeného objektu, adresový vstup obvodu logického součinu dotazu a adresový vstup obvodu logického- součinu odpovědi, které jsou propojeny vodičem dekódované adresy se společným výstupem jim příslušné adresy dekodéru adres, vodič signálu izápisu sběrnice řídicích signálů je propojen s řídicím vstupem obvodu logického součinu dotazu, jehož výstup je propojen s nastavovacím vstupem bistabilního klopného obvodu „dotaz — odpověď“, jehož výstup je propojen jednak s jemu příslušným vstupem řízeného objektu a jednak s informačním vstupem obvodu logického součinu odpovědi. Řídicí vstup obvodu logického součinu odpovědi je propojen s vodičem signálu čtení sběrnice řídicích signálů; jeho výstup je propojen s příslušným vodičem datové sběrnice. Výstup řízeného objektu je propojen s nulovacím vstupem bistabilního klopného obvodu „dotaz — odpověď“.The principle of the microprocessor-controlled bit control circuitry according to the invention is that the contact block consists of a pulse control block, a controlled flip-flop block and a query-answer block, the address input of the logic product circuit of the pulse control block being connected by a decoded wire. the address with the appropriate address decoder output and the control signal write signal wire is coupled to the control input of the logic product of the pulse control block whose output is associated with the corresponding input of the controlled object, the address input of the setup logic circuit and the address of the reset logic product which are part of the controlled flip-flop block are connected by the wires of the decoded address to their respective outputs of the address decoder, the control signal bus write signal wire is connected to the input as a logic-product circuit the settings and the reset logic circuit that are part of the controlled flip-flop block and their outputs are connected to their respective inputs of the bistable flip-flop of the controlled flip-flop block, the output of which is interconnected with its respective controlled object input, the address input of the logic-response circuit, which is connected by the decoded address wire with a common output to their respective address decoder address, the signal wire and the control bus write is connected to the control input of the query logic circuit whose output is coupled to the bistable flip-flop query - response ", whose output is connected both to the corresponding input of the managed object and to the information input of the logical product of the response. The control input of the logical response product circuit is coupled to the control signal bus read signal wire; its output is connected to the corresponding data bus conductor. The output of the controlled object is connected to the reset input of the bistable flip-flop “query-answer”.

Příklad zapojení podle vynálezu je znázorněn na výkresu představujícím blokové schéma. Na výkresu je znázorněn blok 1 mikroprocesoru spojený adresovou sběrnicí 11 s dekodérem 2 adres. Z bloku 1 mikroprocesoru vychází datová sběrnice 12, která je obousměrná, a sběrnice 13 řídicích signálů. Mezi blok 1 mikroprocesoru s dekodérem 2 adres a řízený objekt 4 je zapojen stykový blok 3, který sestává z bloku 31 impulsního řízení, bloku 32 řízeného klopného obvodu a bloku 33 „dotaz — odpověď“, přičemž adresový vstup obvodu 311 logického součinu bloku 31 impulsního řízení je spojen vodičem 21 dekódované adresy s příslušným výstupem dekodéru 2 adres a vodič 131 signálu zápisu sběrnice 13 řídicích signálů je spojen s řídicím vstupem obvodu 311 impulsního řízení, jehož výstup je spojen s příslušným vstupem řízeného objektu 4. Adresový vstup obvodu 321 logického součinu nastavení a adresový vstup obvodu 322 logického- součinu nulování, které jsou součástí bloku 32 řízeného klopného obvodu, jsou propojeny vodiči 22, 23 dekódované adresy s jim příslušnými výstupy dekodéru 2 adres. Vodič 131 signálu zápisu sběrnice 13 řídicích signálů je spojen se vstupem jak obvodu 321 logického součinu nastavení, tak obvodu 322 logického součinu nulování, které jsou součástí bloku 32 řízeného- klopného· obvodu a jejich výstupy jsou propojeny s jim příslušnými vstupy bistabilního klopného obvodu 323 bloku 32 řízeného klopného obvodu, jehož výstup je propojen s- jemu příslušným vstupem řízeného· objektu 4. Adresový vstup obvodu 331 logického součinu dotazu a adresový vstup obvodu 332 logického součinu odpovědi, které jsou součástí bloku 33 „dotaz — odpověď“, jsou propojeny vodičem 24 dekódované adresy se společným výstupem jim příslušné adresy dekodéru 2 adres, vodič 131 signálu zápisu sběrnice 13 řídicích signálů je propojen s řídicím vstupem obvodu 331 logického součinu dotazu, jehož výstup je propojen s nastavovacím vstupem bistabilního klopného obvodu 333 „dotaz — odpověď“. Výstup bistabilního klopného* obvodu 333 je propojen jednak s jemu příslušným vstupem řízeného objektu 4 a jednak s informačním vstupem obvodu 332 logického součinu odpovědi, jehož řídicí vstup je propojen s vodičem 132 signálu čtení sběrnice 13 řídicích signálů a jehož výstup je propojen s příslušným vodičem datové sběrnice 12, výstup řízeného objektu 4 je propojen s nulovacím vstupem bistabilního klopného obvodu 333 „dotaz — odpověď“.An example of a circuit according to the invention is shown in the drawing representing a block diagram. The drawing shows a microprocessor block 1 connected by the address bus 11 to the address decoder 2. From the microprocessor block 1, a data bus 12 is provided, which is bidirectional, and a bus 13 for the control signals. Between the microprocessor block 1 with the address decoder 2 and the controlled object 4 is connected a contact block 3 consisting of a pulse control block 31, a controlled flip-flop block 32 and a query-answer block 33, the address input of the logic product 311 of the pulse block 31 the control is connected by the decoded address wire 21 to the corresponding output of the address decoder 2 and the control signal bus 13 of the control signal 13 is coupled to the control input of the pulse control circuit 311, the output of which is coupled to the corresponding input of the controlled object 4. and the address input of the reset logic circuit 322 that is part of the controlled flip-flop block 32 is coupled to the decoded address wires 22, 23 with their respective address decoder outputs 2. The control signal bus 13 write signal conductor 131 is coupled to the input of both the set logic product 321 and the reset logic product 322 that are part of the controlled flip-flop block 32 and their outputs are coupled to their respective inputs of the bistable flip flop 323 of the block. 32 of the controlled flip-flop, the output of which is connected to the corresponding input of the controlled object 4. The address input of the query logical product 331 and the address input of the logical response product 332, which are part of the query-response block 33, are interconnected. the decoded addresses with common output to their respective addresses of the address decoder 2, the control signal bus 13 of the control signal 13 is coupled to the control input of the query logic 331, the output of which is coupled to the set input of the bistable flip-flop 333. The output of the bistable flip-flop * circuit 333 is coupled to its respective input of the controlled object 4 and to the information input of the logical response product circuit 332, the control input of which is coupled to the control signal bus 13 bus 12, the output of the controlled object 4 is coupled to the reset input of the bistable flip-flop 333 of the query-answer.

Zapojení podle vynálezu využívá skutečnosti, že mikroprocesor má k dispozici velice široké adresové pole, které v praktických aplikacích nebývá nikdy plně využíváno. Proto každému bitovému vstupu, respektive výstupu je přidělena jedna samostatná adresa. Současně je využíván signál k zápisu, respektive čtení, který je vždy obsažen v souboru řídicích signálů mikroprocesorového systému. Prostou koencidencí těchto signálů, tj. adresy a signálu zápisu nebo· čtení v obvodu logického součinu dostáváme jednobitový impulsní signál, který lze aplikovat bud přímo na řízeném objektu, nebo zprostředkovaně.The circuit according to the invention takes advantage of the fact that the microprocessor has a very wide address field, which is never fully utilized in practical applications. Therefore, each bit input or output is assigned one separate address. At the same time, a write or read signal is used, which is always contained in the control signal set of the microprocessor system. By simply coordinating these signals, ie the address and the write or read signal in the logic product circuit, we receive a single-bit pulse signal that can be applied either directly to the controlled object or indirectly.

Činnost zapojení podle výkresu je následující: V případě, že je požadováno vyslat řídicí impuls do řízeného objektu 4, postačí naprogramovat mikroprocesoru pouze instrukci zápisu, resp. výstupu. Instrukce obsahuje vždy údaj adresy. V rámci výkonu uvedené instrukce objeví se na adresové sběrnici 11 binární interpretace adresy zvoleného bloku 31 impulsního řízení a na vodiči 131 signálu zápisu zapisovací impuls. Adresa je dekódována v dekodéru 2 adres a vedena jako logický signál vodičem 21 dekódované adresy na adresový vstup obvodu 311 logického součinu bloku 31 impulsního řízení. Řídicí vstup obvodu 311 logického součinu je připojen na, vodič 131 signálu zápisu. Logický součin signálíů na obou vstupech je pak impulsním výstupem bloku 31 impulsního řízení a je veden na vstup řízeného' objektu 4.The wiring operation according to the drawing is as follows: If it is desired to send a control pulse to the controlled object 4, it is sufficient to program the microprocessor only the write instruction, respectively. output. The instruction always contains the address information. As part of the execution of the instruction, a binary interpretation of the address of the selected pulse control block 31 appears on the address bus 11 and a write pulse on the write signal wire 131. The address is decoded in the address decoder 2 and sent as a logic signal by the decoded address wire 21 to the address input of the logic product 311 of the pulse control block 31. The control input of the logic product circuit 311 is connected to the write signal wire 131. The logical product of the signals at both inputs is then the pulse output of the pulse control block 31 and is applied to the input of the controlled object 4.

Uvedené funkce je využito v dalších dvou stykových blocích, a to v bloku 32 řízeného klopného obvodu a bloku 33 „dotaz — odpověď“. Obvody bloku 32 řízeného' klopného obvodu slouží k vysílání řídicího signálu o délce definované programem. Tato délka trvání signálu je dána časovým intervalem mezi vysláním instrukce zápisu pro nastavení bistabilního klopného obvodu 323 a vysláním instrukce pro jeho nulování. Obvody bloku 33 „dotaz — odpověď“ jsou zapojeny tak, že obdobně jako u předcházejícího obvodu dojde při výkonu Instrukce zápisu k nastavení histabilního klopného obvodu 333. Řízený objekt 4 odpovídá nulováním bistabilního klopného -obvodu 333. Stav tohoto obvodu je snímán obvodem 332 logického součinu odpovědi, jehož výstup je logickým součinem odpovídající adresy, stavem bistabilního klopného· obvodu 333 „dotaz — odpověď“ a signálem čtení, který je přiveden vodičem 132 signálu čtení. Výstup tohoto obvodu je napojen na příslušný zvolený vodič datové sběrnice 12. V zapojení bloku 33 „dotaz — odpověď“ lze s výhodou použít téže adresy pro nastavení 1 čtení.Said function is utilized in the other two interface blocks, namely the controlled flip-flop block 32 and the query-answer block 33. The circuits of the controlled flip-flop block 32 are used to transmit a control signal of a length defined by the program. This signal duration is determined by the time interval between sending a write instruction to set the bistable flip-flop 323 and sending a reset instruction. The circuits of the query-answer block 33 are wired such that, as in the preceding circuit, the histable flip-flop 333 is set to execute the write instruction. The controlled object 4 corresponds to resetting the bistable flip-flop 333. a response whose output is the logical product of the corresponding address, the state of the bistable flip-flop 333, the "query-answer" circuit, and the read signal that is supplied by the read signal conductor 132. The output of this circuit is connected to the selected selected data bus wire 12. In the wiring of the query-response block 33, the same address can be used to set 1 read.

Zapojení podle vynálezu je možno .s výhodou použít ke stavbě modulů bitové orientovaných vstupů a výstupů mikropočítačových systémů.The circuitry according to the invention can be advantageously used for the construction of bit oriented I / O modules of microcomputer systems.

Výhody vynálezu vyniknou právě v těch aplikacích, kde hlavní těžiště činnosti mikroprocesoru jako řídicího členu bude záležet v rychlém řízení velkého počtu bitových logických operací.The advantages of the invention will be evident in those applications where the main focus of the microprocessor's operation as a control member will depend on the rapid control of a large number of bit logic operations.

Claims

Subject

Connection of microprocessor-controlled bit control circuits comprising a microprocessor block coupled by an address bus to an address decoder, a bi-directional data bus, a control signal bus coupled to a microprocessor block and a contact block, characterized in that the contact block (3) consists of a block (31). a pulse control block (32), a controlled flip-flop block (32) and a query-answer block (33), wherein the address input of the logic ¹ circuit of the pulse control block (31) is coupled to the decoded address wire (21). the output of the address decoder (2) and the control signal bus (13) signal conductor (131) is coupled to the control input (311) of the logic product of the pulse control block (31) whose output is coupled to the respective input of the controlled object (4) the address input of the extension logic product (321) and the address of the logic product circuit (322) is reset which are part of the controlled flip-flop block (32) are connected by the decoded address wires (22, 23) to their respective address decoder outputs (2), the control signal write-wire (131) of the control signal bus (13) is connected to the input (321) the logic product of the set and the reset logic product (322) that are part of the γ Findout of the controlled flip-flop block (32) and their outputs are coupled to their respective inputs of the bistable flip-flop (323) of the block (32) controlled flip-flop, the output is connected jeho'ž him with a respective inlet of the controlled object (4) _of the address input circuit (331) a logical product of the query and the address input circuit (332) a logical product of answers that are part of the block (33) "query - are interconnected by the decoded address conductor (24) with the common output of their respective address decoder (2) address, the bus write signal conductor (131) (13) the control signals are coupled to the control input of the logic-query circuit (331), the output of which is coupled to the set input of the bistable flip-flop (333) of the query-response, whose output is coupled to its respective controlled-object input (4) and, secondly, an information input of the logic response product circuit (332), the control input of which is coupled to the control signal bus (132) signal conductor (132) and the output of which is coupled to the corresponding data bus conductor (12). of the object (4) is connected to the reset input of the bi-flip flip-flop (333) of the query-answer.