CS219121B1 - Connection for quick series transmission of the symbols in the disturbed medium secured by autonomous inner protocole and fitted by adressation for the event.of multispot configuration - Google Patents

Description

POPIS VYNALEZU K AUTORSKÉMU OSVÉDČENÍ ČESKOSLOVENSKÁ SOCIALISTICKÁ

REPUBLIKA (13)

(22) Přihlášeno 26 10 81(21) (PV 7835-81) 219121 (11) (11) (51) Int. Cl.3 G 06 F 3/04 (40) Zveřejněno 30 07 82

ÚŘAD PRO VYNÁLEZYA OBJEVY (45) Vydáno 15 07 85 (75)

Autor vynálezu ZELINKA IVAN ing. CSc., PRAHA (54) Zapojení pro rychlý sériový přenos znaků v rušivém prostředí, zajištěnéautonomním vnitřním protokolem a vybavené adresací pro případvícebodové konfigurace 1 2

Vynález se týká zapojení pro rychlý sério-vý přenos znaků v rušivém prostředí, zajiš-těné autonomními vnitřním protokolem avybavené adresací pro případ vícebodovékonfigurace. Při přenosu informací mezi zařízeními, u-mísfěnými v rušivém prostředí a vzdálenos-tech, nedovolujících přímé připojení., napří-klad spojení počítače s terminály, disloko-vanými v rámci areálu budovy, závodu a po-dobně, vznifká závažný problém ochranypřenášených informací, navíc v mnoha pří-padech v přípustných časový-ch limitech, ja-ko je tomu u systémů řízení v (reálném čase,a případně s větším1 počtem, terminálů cen-trálně řízené soustavy. V současné době neexistuje univerzálníprincip datového přenosu na omezené v,zdá-leinOsti, který by vedle požadavků maximál-ního zabezpečení přenosu a vysoké časovéúspornosti, č ais to bezpodmínečné, zairučovali ekonomičnost řešení v kontextu dainé sou-stavy.

Problémy datové komunikace, například vrámci podniku, se řeší živelně a vesměs po-rušují některá, respektive všechna zásadníhlediska, -tj. maximální zabezpečení přeno-su, časové aspekty a ekonomičnost a uchy-lují se k nežádoucím kompromisům.

Svérázná řešení se ve'směs vyznačují nedo- statečnou ochranou datového přenosu, na-víc pomalého a vynucujícího si další pod-půrné prostředky, například rozsáhlé pamě-ti ve funkci datových koncentrátů, aby bylovyhověno časovým nárokům terminálů, nebose snaží využít stávajících zavedených li-nfovýdh disciplin., například BSC, S.DLC apodobně. Teto řešení je rovněž neuspokoju-jící, neboť předpokládá a vyžaduje rozsáh-lou soiftware podporu ve všech zúčastně-ných stanicích, je naprosto nevhodné připřenášení krátkých zpráv, například bito-vých, jednoslovných aipod. Přenos pomocístávajících zařízení — nákladné modemy,USART, UART — je pomalý a vyžaduje pod-půrný software ve všech stanicích a řešeníje tudíž zejména při aplikacích is levnější-mi jednoduchý mi terminály nej en funkčněokleštěné, ale i cenově neúnosné.

Uvedené nedostatky odstraňuje dále po-psané zapojení, respektující a vyhovujícívšem vytčeným požadavkům- na kvalitní da-tovou komunikaci, tj. maximální zabezpeče-ní přenášených zpráv, vysokou rychlost pře-nosu a ekonomičnost implementace. Základní filozofii předkládaného· řešení je oddělení dislokovaných zařízení obvody pri- mární a sekundárních stanic datového pře- nosu, zajišťujícími pomocí svého vnitřního prdtoíklu bezchybný přenos informací ryích- 219121 219121 3 4 lolstí, .která je logicky zajištěna algoritmy,využívá,jícími funkční 'schopností obvodů ma-lé integrace ai omezena pouze přenosovouschopností spojovacího vedení. Přitom anijedna* strana, například počítač a térmtnály,které je možno adresovat ve· vícebodovékonfiguraci, nemusí brát v úvahu vloženýiotelrface, tj. řídicí a podřízené statníce pře-nosu dat. Samotný aldiresový výběr obstarásamostatně příslušná podřízená stanice.Vložené stanice nepotřebují žádnou podpo-ru cd isvéhoi připojeného zařízení a není tu-díž při vzájemném oddálení například po-čítače a terminálů nutná žádná ihatrd- či sdft--ware modifikace akčních pirviků soustavy,pracujících z vlastního hlediska sítejně, jakov konfiguraci s těsným spojeními. Stačí pou-ze zaměnit příslušnou desku, respektive' ob-vody, vstup — výstup, děskou primární, res-pektive sekundární stanice. Výše uvedené funkční scbopinoisti vykazu-je zapojení, které je předmětem vynálezu ajehož podstata tkví v tolm, že v celíku pri-mární stanice, respektive sekundární státni-ce přenosu dat jsou na odpovídající vstupybloku paralelně sériové transformace připo-jeny sběrnice paralelního vstupu zinalku zpřipojeného zařízení, z bloku přepínačevstup—výstuip ai vzorkování příslušný výs-tup hradlování sériových výstupních signá-lů, příslušný výstup generace výstupních sig-nálů, příslušný výstup generace posOuvaicíchpulsů, dále z bloku logiky protokolu primár-ní/sekundármí stanice příslušné výstupy na-stavení příznaku, zápisu do vstupního regis-tru a zápilsu dot posuvných registrů, který jedále přiveden na příslušný vstup bloku pře-pínače vstup—výistup a vzorkování, zatímcovýstupy z bloku paralelně sériové transfor-mace tvoří vodiče sériového· propojení -sta-nic, které jsou dále propojeny na odpovída-jící vstupy bloku bitové synchrolnizace a ve-rifikace, dále vodič signálu ukončení přeno-su znaku a vodiče příznaku rozlišení adre-sace, dále ina. odpovídající vstupy bloku pře-pínače vstup—výstup a. vzorkování je přive-den z bloku sério-paralelní transformace od-povídající výstup ukončení příjmu znaku,připojený ještě k příslušnému vstupu blokugenerace testoivacích pulsů a konečně z blo-ku talkitoVacřch pulsů vodič druhého taktu,který je dále přiveden na odpovídající vstupbloku bitové synchronizace, a na odpovída-jící vstup bloku generace testovacích pulsů,dále ma odpovídající vstupy bloku logikyprotokolu obou stanic jsou připojeny jed-nak vstup vstupního návěští z připojenéhozařízení, dále z bloku sériopair-alelní trans-formace výstupy příznakových biltů a sběrni-ce znakových bitů a konečně z bloku gene-race testovacích pulsů příslušné výstupyprvního· aJ druhého testovacího pulsu, při-čemž výstup druhého testovacího pulsu jedále připojen na odpovídající vstup blokubitové synchronizace a verifikace, a koneč-ně je z bloku logiky protokolu pritaámí i se-kundární stanice vyveden výstup výstupního návěští do připojeného zařízení, dále je zbloku sério-paralelní transformace vyvedena·sběrnice paralelního výstupu znaku do při-pojeného zařízení a výstup časové kontroly,připojený ina příslušný vstup blcku genera-ce testovacích pulsů, zatímco do téhož blo-ku sério-paralelní transformace jsou z pří-slušných výstuipů bloku bitové synchroniza-ce a verifikace na odpovídající vstupy při-vedeny vodič zapisovaného blitu., vodič po-souvaCího pulsu a vodič nulování vstupníchpósuíviných registrů, dále je z blcku přepína-če vstup—výstup a vzorkování odpovídajícívodič hradlování sériového vstupu přivedenna odpovídající vstup bloku bitové synchro-nizace a verifikace a konečně z bloku gene-neráitcru taktovacích pulsů je výstup první-ho taktu připojen na odpovídající vlstup blo-ku bitové synchronizace a verifikace, blokugenerace testovacích pulsů a bloku séirio-pa-raleliní itramsfclrmáce, dále v bloku paralelněsériové transformace je sběrnice paralelní-ho vstupu znalku, připojena na příslušné na-hrávací vstupy vstupního registru ina jehožzáznamový vétup je připojen vodič zápisu dovstupního registru, a z jehož příslušných vý-stupů je vyvedena sběrnice znakových bitů,připojená na odpovídající nahrávací vstu-py posuvného .registru zápisu znaku a dvavýstupy příznaku, dále vodič polsouvacíchpulsů je připojeln na příslušné vstupy po-suvného' registru čítače bi-tů a posuvného re-gistru zápisu znaku a na jejich zápisovývstup je připojen vodič zápisu, přičemž zá-znamové vstupy polsuvného registru čítačebitů jsou připojeny na svorku nulového po-tenciálu, řulnkční vstup je připojen na svor-ku kladného potenciálu, a z výstupního’ bi-tu je vyveden vodijč ukončení přenosu zna-ku, dále vstup posuvného registru zápisuznaku je připojen na svorku nulového po-tenciálu, zatímco ina záznamové vstupy po-sledních dvou biltů jsou připojeny vodiče na-stavení příznaku,, a výstup vysílaných bitů jepřipojen jednak na hradlo vzorkování pří-mého' bitu, jednak na vstup obvodu inverze,jehož výstup je přiveden na vstup hradlavzorkování inverzního hitu, a na příslušnévstupy jmenovaných hradel je přiveden vo-dič generace výstupníh o signálu, výstuphradla přímého bitu je připojen na vstupvýstupního zesilovače přímého hitu, výstuphradla inverzního bitu je připojen na vstupvýstupního zesilovače inverzního bitu, -a napříslušné vstupy obou výstupních zelsilovačůje připojen vodič hradlování výstupních sig-nálů, zatíímlco výstup zesilovače přímého bi-tu tvoří votdič sériového propojení příméhobitu a výstup zeisilcVa-če inverzního bitu tvo-ří vodič sériového propojení inverzního· bi-tu, dále v bloku sério-paralelní transforma-ce je na funkční vstup posuvného registručítače bitů zapojena svodka pro kladný po-tenciál·, výstup téhož regifstru je připojenna jeden ze vístupů součtového obvodu ukon-čení přenosu znaku, na jehož druhý vstup je 219121 přípojem 'výstup časové kontroly poisuvnéih-oregistru čásové kontroly, na jehož funkčnívstup je připojena svorka pro kladný poten-ciál, dále vodič zapisovaného hitu je připo-jen na funkční vstup posuvného registru zá-pisu zorníku, vodilč posouvacího pulsu je za-pojen ina poísouvatcí vstup posuvného regis-tru čítače bitů a posuvného registruzápisu znaku, vodič nulování je zapojenna nulovaní vstupy obou jmenovaných re-gistrů i registru ča'sové kontroly .a na jedenz hradlovacích vstupů hradla hodin časovékontroly, na jehož dialší hradlovaeí vstup jepřipojen výstup ukončení příjmu znaku zvýstupu součtového obvcdu ukončení příj-mu a ina jehož funkční vstup je přiveden vo-dič prvního taktovacího pulsu,, a výstup zejmenovaného hradla hodin oasová kontrolyje přípojem na posouivací vstup posuvnéhoregistru časové kontroly, dále z posuvného·registru zápisu zinalku jsou vyvedeny dvavýstupy z příslušných příznakových bitů, dá-le sběrnice znakových bitů, která je uvnitřbloku sérío-paralelní transformace připoje-na na odpovídající nastavovací vstupy vý-stupního registru znaku, jehož výstupní isběr-nice paralelního výstupu znaku je přivedenado připojeného zařízení a na jehož zapiso-vací vstup je připojen vodič výstupního ná-věští, dále v bloku generálce testovacích pul-sů je na fuhkčiní Vstup prvního klopného ob-vodu přiveden vodič ukončení příjmu zna-ku, na hodinový vstup téhož obvodu vodičdruhého taktovacího pulsu a na hodinovývstup druhého klopného obvodu vodič prv-ního taktovacího pulsu, zatímco funkční vý-stup prvního klopného obvodu je zapojen,jednak ina funkční vstup druhého klopnéhoobvodu, jednak na příslušný vstup součino-vého obvodu prvního testovacího pulsu, azároveň n.a příslušný vstup součinovéiho· ob-vodu druhého testovacího pulsu, dále funkč-ní výstup prvního klopného obvcdu je za-pojen na druhý vstup součinového obvodudruhého testovacího pulsu, a ketfuinkční vý-stup téhož klolpného obvodu je zapojen nadruhý vstup součinového obvcdu prvníhotestovacího pulsu, jehož výstup je zapojenna příslušný vstup hradlovacího obvodu prv-ního testovacího pulsu, na jehož luradlova-cí vstup je připojen vodič výstupu hradlačasové kontroly a jehož výstup tvoří vodičprvního testovacího pulsu, zatímco výstupze součinového obvodu druhého testovacíhopulsu tvoří vodič druhého testovacího pul-su. dále v bloku logiky protokolu primárnístanice je vodič vstupního návěští připojenna nastavovací vstup klopného obvoduvstupního návěští a na· nulovací vstup klop-ného obvodu výstupního návěští, z jehožfunkčního· výstupu je vyveden vodič výstup-ního návěští a na jeho· nastavovací vstup jez obvodu rozhodovací komparace přivedenvodič naisitavení výstupního návěští, který jedále připojen na nulovací vstup klopnéhoobvodu vstupního návěští, jehož funkční vý-stulp zápisu do vstupního registru je uvnitř zmíněného bloku připojen na odpovídajícívstup součtového obvodu startu vysílání, najehož další vstup je připojen výstup součino-vého obvodu testu negativní komparace, najehož příslušné vstupy je připojen jednakvodič druhého testovacího1 pulsu, jednak vo-dič negativní komparace, dále výstup z ob-vodu startu vysílání je připojen ,na odpoví-dající vstup obvodu generace a paměti pří-znaku, na jehož další odpovídající vstupyjsou připojeny vcdiče příznaku adresace· aznaku, a jehož výstupy tvoří vodiče nasta-vení příznaku, vodič zápisu do posuvných re-gistrů a startu vysílání a sběrnice paimětípříznaku, která je připojena na odpovídají-cí vstupy obvcdu rozhodovací komparace, najehož další příslušné vstupy jsou přivedenyvodiče příznakových bitů, sběrnice znako-vých bitů a konečně vodič prvního testova-cího pulsu, dále v bloku logiky protokolu se-kundární stanice je vodič vstupního návěštípřipojen na nastavovací vstup klopného ob-vodu 'vstupního návěští a na nulovací vstupklopného obvodu výstupního návěští, z jehožfunkčního výstupu je vyveden vodič výstup-ního návěští a na jeho nastavovací vstup jez obvodu detekce a paměti vstupních přízna-ků přiveden vodič nastavení výstupního ná-věští, který je dále připojen na nulovacívstup klopného obvodu Vstupního· návěští,jehož funkční výstup je uvnitř bloku logi-ky protokolu sekundární stanice připojen naodpovídající vstup obvodu komparace pod-mínek a generace příznaku, na jehož dalšíodpovídající vstupy je připojena sběrnice pa-měťových míst obvodu detekce a pamětivstupních informací a vodič prvního testo-vacího' pulsu, a jehož výstupy tvoří vodičenastavení příznaku a vodič rozhodnutí o vy-sílání, kteirý je připojen k hradlovacímuvstupu Obvodu nahrání posuvných registrůa startu vyfsílání, na jehož druhý vstup je při-pojen vodič druhého testovacího^ pulsu a je-hož výstup tvoří voidič zápisu do· výstupníchposuvných registrů a startu vysílání, a ko-nečně na příslušné vstupy obvodu detekce apáměti vstupních informací jsou připojenyvodiče příznakových bitů a sběrnice znako-vých bitů, dále v bloku přepínače vstup——výstup a generace vzorkování je vodič u-koncení příjmu znaku připojen na nastavo-vací Vstup klopného obvodu přepínání hra-del vstup—výstup, z jehož funkčního výstu-pu je vyveden vedič hradlování výstupníchsignálů, z jeho kofunkčního výstupu je vyve-den vodič hradlování vstupních signálů ana jehož nulovací vstup je přípojem voidič u-kemčení znaku, kteirý je dále připojen na nu-lovací vstup klopného obvodu startu vzorko-vání, na jehož nastavovací vstup je připo-jen -vodič zápisu do posuvných registrů astartu vysílání, a jehož funkční výstup jepřipojen, na funkční vstup prvního klopné-ho obvodu vzorkování, -na jehož hodinovývstup je připojen vodič druhého taktovací-ho pulsu, kteirý je dále připojen na hodinový 219121 7 8 vstup druhého· olbvodu vzorkování a tna sou-činový obvod generace posouvacích pulsůvýstupních posuvných registrů, jehož vý-stup posouvacích pulsů je uvnitř jmenova-ného bloku připojen na nulovací vstupy jme-novaných klopných obvodů vzorkování, dá-le je funkční výstup prvního klopného obvo-du vzorkování připojen jednak na funkčnívstup druhého* klopného obvodu vzorkování,jednak na příslušný vstup součinového ob-vodu generace výstupních signálů, ina jehoždalší vstup je připojen konfunkční výstup zdruhého klopného obvodu vzorkování, jehožfunkční výstup je připojen na odpovídajícívstup součinového obvodu generace meze-ry, jehož výstup je připojen na odpovídají-cí vstup součinového obvodu generace 'po-souvacích pulsů, a konečně výstup součino-vého obvodu generace výstupních signálůtvoří vodič generace výstupních signálů, dá-le v bloku bitové synchronizace a verifikaceje vodič přílmiého bitu připojen na příslušnývstup hradlovacího obvodu přímého hitu,vodič inverzního biítu je připojen na přísluš-ný vstup hradlovaicího obvodu inverzního bi-tu a ina hradlo-vací vstupy obou jmenova-ných obvodů je připojen vodič hradlování 'sé-riového vstupu, výstup ze jmenovanéhohradlovacího- obvodu vstupu přímého bitu jepřipojen jednak na příslušný vstup součto-vého obvodu přímého a inverzního bitu, najehož další vstup je připojen výstup hradlo-v:acího obvodu inverzního bitu, který j-e dá'le připojen na funlkční vstup klopného obvo-du pataěti vyíhodmoiceiní inverzního bitu, je-hož výstup je při-pojen na odpovídající vstupobvodu rozhodnutí o* platnosti* bitu, na jehoždruhý vstup je připojen vodič zapisované-ho bitu a jehož výstup je připojen jednak naodpovídající vstup součinového -obvodu pří-jmu prvního bitu znaku, jednak na přísluš-ný vstup součinového obvodu posouvacíchpulsů vstupních posuvných registrů, jehožvýstup tvoří vodič posouvacích pulsů vstup-ních posuvných registrů, a dále výstuip sou-čtového obvodu přímého a inverzního bituje připojen na funkční vstupy dvou klopnýchobvodů přípravných pamětí vstupních sig-nálů, na jejichž nulovací vstupy je připojenvodič výstupu klopného obvodu generace po-souvacícih pulsů vstupních posuvných regis-trů, připojený dále na odpovídající vstupsoučinového- obvodu posouvacích pulsůvstupních posuvných registrů, přičemž nahodinový vstup klopného obvodu první pří-pravné paměti je připojen vodič prvníhotaktovacího pulsu, který je součafsně připo-jen na odpovídající vstup jednak součinové-ho obvodu druhé přípravné paměti a první-ho taktu hodin, jednak součinového obvoduprvní přípravné paměti a prvního taktu ho-din, zatímco na hodinový vstup klopného ob-vodu druhé přípravné paměti je připojen vo-dič druhého taktovacího pulsu, který je sou-časně připojen na odpovídající vstup jednaksoučinového obvodu první přípravné pamětia druhého taktovacího pulsu, jednak na od- povídající vstup součinového obvodu druhépřípravné paměti a druhého taktovacího pul-tsu, zatímco výstup klopného obvodu prv-ní přípravné p.aiměti je připojen jednak napříslušný vstup součtového obvodu příprav-ných pamětí, jednalk na příslušné vstupysoučinových obvodů první přípravné pamětia druhého taktovacího pulsu respektive prv-ní přípravné paměti a prvního taktovacíhopulsu, a výstup klopného obvodu druhé pří-pravné paměti je připojen jednak ma odpo-vídající vstup součtového obvodu příprav-ných paimiěití, jednak na příslušné vstupysoučinových obvodů druhé přípravné pamě-ti a prvního taktovacího pulsu, reispektivedruhé přípravné paměti a druhého taktova-cího pulsu, dále výstup součinového obvoduprvní přípravné paměti a druhého taktova-cího pulsu, a výstup součinového obvodu dru-hé přípravné paměti a prvního taktovacíhopulsu jsou připojeny na příislušiné vstupysoučtového obvodu testování správnosti bi-tu, jehož výstup je připojen nta odpovídajícívstup součinového obvodu příjmu prvníhobitu znaku, jehož výstup je připojen na na-stavovací vstup klopného obvodu nulovánívstupních posuvných registrů, na jehož nu-lovací vstup je připojen vodič druhého tes-tovacího pulsu a jehož výstup tvoří vodičnulování vstupních posuvných registrů, dá-le je výstup ze součtového obvodu příprav-ných pamětí připojen jednak na hodinovévstupy klopných obvodů paměti přímého bi-tu, respektive paměti Inverzního bitu, jed-nak na funkční i nulovací vstup klopnéhoobvodu generálce posouvacích pulsů, a ko-nečně výstupy ze součinových obvodů prv-ní přípravné paměti a prvního taktovacíhopulsu, relspelktive druhé přípravné paměti adruhého taktovacího pulsu jsou připojeny napříslušné vstupy součtového obvodu gene-race posouvacích pulsů, jehož výstup je při-pojen ina hodinový Vstup klopného obvodugenerace pcisouvacích pulsů, a konečně vbloku generace taktovacích pulsů z obvo-du oscilátoru je funkční výstup připojen navstup obvodu zesilovače prvního' taktu ho-din, z jehož výstupu je vyveden vodič prv-ního taktu hodin, zatímco z Ikofunkčního vý-stupu jmenovaného obvodu je vyveden vý-stup, připojený na vstup obvodu zesilovačedruhého taktu hodin, z jehož výstupu je vy-veden vodič druhého taktu hodin. Výhody uvedeného zapojení jsou následu-jící: — připojení primární i sekundárních sta-nic k příslušným zařízením nejjednoduššímzpůsobem, nevyžadujícím žádné podstatněj-ší hardware přizpůsobení; — vlastní vnitřní protokol, který spolu suplatněným algoritmem, založeným dále nalogické, fyzické i fyzikální ochraně přená-šeného znaku, zajišťuje maximální bezpeč-nost přenoísu, podpořené mimo jiné dosaži-telnou vysokou rychlostí přenosu jednotli-vých znaků; 219121 10 — základní imfdrmační ucelenou jednot-kou je jeden znak, opakovaný okamžitě vpřípadě chytbiného, tj. rušeného přenosu. Narozdíl od známých 'klasických liniových dis-ciplin, vyžadujících píro- uskutečnění přeno-su informace minimálně korektní přenoscelého informačního 'bloku, a tudíž poměrnědlouhou dobu absence rušení podél přeno-sové trasy, stačí při zvoleném vnitřním pro-tokolu a zvolené strategii velmi krátké ča-sové úseky, řádově 'mikrosekundy, prcistéporuch k tomu, aby v nejagresivnějším pro-středí s téměř nepřetržitým rušením!, pro·-inikl v nejkraršíeh 'mezerách rušení znaik poznaku, a z nich pak mohla být složena vy-sílaná zpráva. Daný algoritmus zaručuje te-dy průchodnost linky i v případech, ževzhledem ík dané situaci a okolnostem bybyla dotyčná linka pro jiné protokoly ne-průchodná; — bitová redundance každého znaku jekonstantní, tj. dva bity na znak, bez ohleduna zvolený počet funkčních bitů znaku, tj.8, 16, 32 attd., přičemž protokol nevyžaduježádných dalších řídicích znaků, takže sevrozeně vyznačuje vysokou čistou datovouprůchodností (NDT); — navržený vnitřní protokol nevyžaduježádnou vnější hard- či software podporu odpřipojených zařízení, takže, spolu s uváže-ními vysoké přenosové rychlosti, je z hle-diska dislokovaných připojených zařízenípřenosová -cesta prakticky transparentní; — vzhledem1 k ekonomičnosti řešení a tími jednoduchosti implementace, tj. realizaceprimární i sekundární stanice vždy na běž-né V/V desce, lze s výhodou uvedený prin-cip sériového dvouvodičového přenesu po-užít i při těsné vzdálenosti zařízení, jinakspojených mnohovodlčovýml sběrnicemi.

Schéma zapojení celé -sestavy je vyznače-no na výkresech, kde na obr. 1 je znázorně-no blokové schéma 10/20 primární a sekun-dární stanice, které je pro obě stanice zce-la totožné pouze s tím, že blok 41 logikyprotokolu primární stanice podle obr. 5 ablok 42 lcigiiky pircitokolu sekundární stani-ce podle obr. 6 se vzájemně odlišují svojívnitřní strukturou. Dále obr. 2 představuje blok 1 paralelněsériové tr amisf brmac e, obr. 3 představu jeblok 2 sério-paralelní transformace, obr. 4představuje blok 3 generace testovacích pul-sů, obr. 7 představuje blok 5 přepínače V/Va generace vzorkování, obr. 8 představujeblclk 6 bitové synchronizace a verifikace,obr. 9 představuje blok 7 generace takfova-cích pulsů, přičemž vnitřní struktura jmeno-vaných bičíků a názvy jednotlivých funkč-ních obvodů uvnitř těchto* bloků vyplývají zdalšího- popisu zapojení. V celku primární stanice 10, respektivesekundární stanice 20 přenosu dat jsou naodpovídající Vstupy blcku 1 paralelně sério-vé transformace připojeny sběrnice paralel-ního vstupu znaku z připojeného zařízení, zbloku 5 přepínače vstup—výstup a vzorko- vání příslušný 011 výstup hradlování sério-vých výstupních signálů, příslušný výstup020 generace výstupních signálů, přísluš-ný výstup 021 generace posouvaicích pulsů,dále z bloku 41/42 logiky protokolu prismár-ní/iseikundární stanice příslušné výstupy 015a 016 nastavení příznaku, 018 zápisu dovstupního registru a 017 zápisu do posuv-ných registrů, který je dále přiveden na pří-slušný vstup bloku 5 přepínače vstup—vý-stup a vzorkování, zatímco -výstupy z bloku 1 paralelně sériové transformace tvoří vo-diče 03 a 04 sériového propojení stanic, kte-ré jsou dále propojeny na odpovídající Vstu-py bloku 6 bitové synchronizace a verifika-ce, dále vodič 019 signálu ukončení přeno-su znaku a vodiče 022 a 023 příznaku rozli-šení adresace, dále na odpovídající vstupybloku 5 přepínače vstup—výstup ta. vzorko-vání je přiveden z bloku 2 sério-paralelnítransformace Odpovídající výstup 012 ukon-čení příjmu znaku, připojený ještě k pří-slušnému Vstupu bloku 3 generace testova-cích pulsů, a konečně z bloku 7 taktováníchpulsů vodič 007 druhého taktu, který je dá-le přiveden na odpovídající vstup bloku 6bitové synchronizace, a na odpovídající vstupbloku 3 generace testovacích pulsů, dále naodpovídající Vstupy bloku 41/42 logiky pro-tokolu obou stanic j‘sou připojeny jednakvstuip 02 výstupního návěští z připojenéhozařízení, dále z bloku 2 sério-paralelní trans-formace výstupy 008 a 009 příznakových bi-tů a sběrnice 010 znakových bitů, a koneč-ně z bloku 3 generace teístovacích pulsůpříslušné výstupy 013 prvního a 014 dru-hého testovacího pulsu, přičemž výlstup 014druhého testovacího pulsu je dále připojenna odpovídající vstup bloku 6 bitové syn-chronizace a verifikace, a konečně je z blo-ku 41/42 logiky protokolu primární i sekun-dární stanice vyveden výstup OS výstupní-ho (návěstí do připojeného zařízení, dále jez bloku 2 sério-paralelní transformace vy-vedena sběrnice 05 paralelního výstupu zna-ku do připojeného zařízení a výstup 004 ča-sové kontroly, připojený na příslušný vstupblcku 3 generace testovacích pulsů, zatím-co do téhož bloku 2 sério-paralelní transfor-mace jsou z příslušných výstupů bloku 6 bi-tové synchronizace a verifikace na odpoví-dající vstupy přivedeny vodič 001 zapisova-ného bitu, vodič 002 posouvacího pulsu avodič 003 nulování vstupních posuvných re-gistrů, dále je z blcku 5 přepínače vstup --výstup a vzorkování odpovídající vodič 005hradlování sériového vstupu přiveden naodpovídající vstup bloku 6 bitové synchro-nizace a verifikace a konečně z bloku 7 ge-nerátoru taktovacích pulsů je výistup 006prvního taktu připojen na odpovídající vstupbloku 6 bitové synchronizace a verifikace,bloku 3 generace testovacích pulsů a bloku 2 sério-paralelní transformace. V bloku 1 paralelně sériové transformace je sběrnice 01 paralelního Vstupu znaku při- 11 12 219121 pojena na příslušné nahrávací vstupy vstup-ního registru 101, na jeh jž záznamový vstupje připojen vcidilč 018 zápisu do vstupníhoregistru, a z jehož příslušných výstupů jevyvedena sběrnice 0101 znakových bitů, při-pojená na odpovídající nahrávací'vstupy po-suvného registru 103 zápisu znaku a dva vý-stupy 022 a. 023 příznaku, dále voldiic 021posouvacích pulsů je připojen na přísluš-né vstupy posuvného registru 102 ‘čítače bi-tů a posuvného registru 103 zápisu sanaku ana jejich zápisový vstup je připojen vodič017 zápisu, přičemž záznamové vstupy 0102posuvného registru 102 čítače bitů jsou při-pojeny na nulový potenciál, funkční vstup0103 je připojen na kladný potenciál, a z vý-stupního- bitu je vyveden vodič 019 ukončenípřenosu zrnku, dále vstup 0104 pcSuvinéhoregistru 103 zápisu znaku je připojen na nu-lový potenciál, zatímco na záznamové vstu-py posledních dvou bitů jsou připojeny vo-diče 015 a 018 nastavení příznaku, a výstup-0105 vysílaných biltů je připojen jednak na'hradlo 105 vzorkování přimého bitu, jednakna vstup obvodu 104 inverze, jehož výstup0107 je přiveden na vstup hradla 106 vzor-kování inverzního' bitu, a na příslušné vstu-py jmenovaných · hradel je přiveden vodič02fl generace výstupního signálu, výlstuphradla přímého b!itu 0106 je připojen navstup výstupního1 zesilovače 107 přímého bi-tu, výstup 6138 hradla inverzního* biltu jepřipojen ina vstup výstupního zesilovače 108inverzního bitu, a na příslušné vstupy obouvýstupních zesilovačů je připojen vodič 611hradlování výstupních signálů, zatímc-o vý-stup 03 zesilovače přímého 'bitu tvoří vodičsériového propojení přímého bitu a výstup04 zesilovače inverzního bitu tvoří vodičsériového propojení inverzního bitu. V bloku 2 sérlo-paralelní transformace jena funkční vstup 0204 posuvného registru201 čítače bitů zapojen kladný potenciál,výstup 0202 téhož registru je- připojen na je-den ze vstupů součtového obvodu 206 u-kcnčení přenosu znaku, na jehož druhývstup je přiveden výstup 004 čatsové kontro-ly posuvného registru 204 -časové kontroly,na jehož funkční vístuip 0205 je připojenkladný potenciál, dále vodič 001 zápiisova-ného bitu je připojen na funkční vstup po-suvného' registru 202 zápisu znaku, vodič002 poisouvacího pulsu je zapojen na posou-vaní ysitup posuvného registru 201 čítače bi-tů a posuvného registru 202 zápisu znaku,vodič 003 nulování je zapojen na nulovacívstupy olbou jmenovaných registrů i regis-tru 204 časové kontroly a na jeden z frraid-lovacích vfsitupů hradla 205 hodin časovékontroly, na jehož další hradlovaicí vistup jepřipojen výstup 012 ukončení příjmu zna-ku z výstupu součtového' obvodu 206 ukon-čení příjmu a na jehož funkční vstup je při-veden vodič 006 prvního taktovatcího pulsu,a výlstup 0203 ze jmenovaného hradla hodinčasové kontroly je připojen na posouvacívísftup poisuvného- registru 204 časové kontro- ly, dále z posuvného registru 202 zápisuznaku jsou vyvedeny dva výstupy 008 a 009z příslušných příznakových bitů, dále sběr-nice 010 znakových bitů, která je uvnitř blo-ku 2 sério-paralelní transformace připojenana odpovídající nastavovací vstupy výstupní-ho registru 233 znaku, jehož výstupní sběr-nice 05 paralelního výstupu znaku ‘je přive-dena do připojeného zařízení a na jehož za-pisovací vstup je připojen vcdič 06 výstup-ního návěští. V bloku 3 generace testovacích pulsů jena funkční vstup prvního klopného obvodu301 přiveden vodič 012 ukončení příjmu zna-ku, na hoď nový vsitup téhož obvodu vodič007 druhého taktovacího pulsu a na .hodi-nový vstup druhého klopného obvodu 302vodič 008 prvního taktovacího pulsu, ‘zatím-co funkční výstup 0331 prvního klopnéhoobvodu 301 je zapojen jednak na funkčnívstup druhého klopného· obvodu 302, jednakna příslušný vstup součinového obvodu 303prvního· testovacího pulsu, a zároveň na pří-slušný vstup součinového obvodu 304 dru-hého testovacího pulsu, dále funkční výstup0332 prvního klopného obvcdu 302 je zapo-jen na dirulhý vstup součinového obvcdu 334druhého testovacího pulsu, a kcfunkční vý-stup 0303 (téhož klopného obvcdu je zapo-jen >na druhý vstup součinového obvodu 383prvního testovacího pulsu, jehož výstup 0304je zapojen na příslušný vstup hiradlovacíhoobvodu 305 prvního testovacího pulsu, najehož íhuadlovaicí vstup je připojen vodic 004výstupu hradla čajsové'kontroly a jehož vý-stup tvoří vodič 013 prvního testovacího pul-su, zatímco výstup ze součinového obvodu334 druhého testovacího pulsu tvoří vodič014. druhého testovacího pulsu. V bloku 41 logiky protokolu primární sta-nice je vodič 02 svtupního návěští připojenna.nastavovací vstup klopného obvodu 411vstupního návěští a na nulovací vstup klop-ného obvodu 416 výstupního návěští, z je-hož funkčního výstupu je vyveden vodič 06výstupního návěští a na jeiho nastavovacívsitup je z obvodu 415 rozhodovací (kompara-ce přiveden vodič 0416 nastavení výstupníhonávěští, který je dále připojen na nulovacívstup klopného obvodu 411 vstupního- návěš-tí, jehož funkční výstup 018 zápisu do vstup-ního registru je uvnitř zmíněného bloku 41připojen na odpovídající vstup součtovéhoobvodu 413 startu vysílání, na jehož dalšívstup je připojen výstup 0412 součinovéhoobvcdu 412 testu negativní komparace, najehož příslušné vstupy je připojen jednakvodič 014 druhého testovacího pulsu, jed-nak vcdič 0415 negativní komparace, dálevýstup 0413 z obvodu 413 startu vysílání jepřipojen na odpovídající vstup obvcdu 414generace a paměti příznaku, na jehož dalšíodpovítdající vstupy jsou připojeny vodiče022 a 023 příznaku adresace a zinaku, a je-hož výstupy tvoří vodiče 015 a 016 nastave-ní příznaku, vodič 017 zápisu do -posuvných 13 14 219121 registrů <a startu, vysílání a sběrnice 0414 pa-mětí příznaku, která je připojena ina odpo-vídající vstupy obvodu 413 rozhodovací kom-parace, na jehož další příslušné vstupy jsoupřivedeny vodiče 008 a 009 příznakových bi-tů, sběrnice 010 znakových bitů a konečněvodič 013 prvního testovacího pulsu. ;V blcku 42 logiky protokolu sekundárnístanice je vodič 02 vstupního návěstí připo-jen na nastavovací vstup klopného obvodu421 visitnpního návěští a na nulovací vstupklopného obvodu 426 výstupního návěští, zjehož funkčního výstupu je vyveden vodič036 výstupního návěští a na jeho 'nastavo-vací vstup je z obvodu 423 detekce a pamětivstupních příznaků přiveden vodič 0423 na-stavení výstupního návěští, který je dále při-pojen na nulovací vstup klopného obvodu421 vstupního návěští, jehož funkční vý-stup 018 je uvnitř bloku 42 logiky protoko-lu sekundární staini-ce připojen na odpovída-jící vstup obvodu 423 koímíparace podmíneka generace příznaku, na jehož další odpoví-dající vstupy je připojena sběrnice 0422 pa-měťových míst obvodu 423 detekce a pamětivstupních informací a vodič 013 prvního tes-tovacího pulsu, a jehož výstupy tvoří vodi-če 015 a 016 nastavení příznaku a vodič0423 rozhodnutí o vysílání, který je připo-jen k hradloVaeímu vstupu obvodu 427 na-hrání posuvných registrů a stantu vysílání,na jehož druhý vstup je připojen vodič 014druhého testovacího pulsu a jehož výstuptvoří vodič zápisu do výstupních posuvnýchregistrů a startu vysílání, a (konečně na pří-slušné vstupy obvodu 423 detekce a pamětivstupních informací jsou připojeny vodiče008 a 009 příznakových hitů a sběrnice 010znakových bitů. V bloku 5 přepínače vstup-výstup a, gene-race vzorkování je vodič 012 ukončení příj-mu znaku připojen na nastavovací vstupklopného obvodu 501 přepínání hradelvstup—výstup, z jehož funkčního výstupuje vyveden vodič 011 hradlování výstupníchsignálů, tz jeho kdfuinikčiního výstupu je vyve-den vodič 003 hradlování vstupních signálůa na jehož nulovací vstup je připojen vodič019 ukončení přenosu znaku, kteirý je dálepřipojen na /nulovací vstup klopného obvo-du 582 startu vzorkování, na jehož nastavo-vací vstup je připojen vodič 017 zápisu doposuvných registrů a startu vysílání, a je-hož fu-nkční výstup 0501 je připojen nafunkční vstup prvního klopného obvodu 503vzorkování, na jehož hodinový vstup je při-pojen vodič 007 druhého talktovacího pulsu,který je dále připojen na hodinový vstupdruhého klopného- obvodu 504 vzorkování ana součinový obvod 507 generace posouvá-cích pulsů výstupních posuvných registrů,jehož výstup 021 posouvaeích pulsů je u-vnitř jmíenovaného bloku 5 připojen na nu-lcVací vstupy jmenovaných klopných obvo-dů 503 a 504 vzorkování, dále je funkční vý-stup 0502 prvního klopného obvodu 503vzorkování přípojem jednak na funkční vstup druhého klopného obvodu 504 vzorkování,jednak na příslušný vstup součinového ob-vodu 505 generace výstupních signálů, najehož další vstup je připojen kofunkčnívýstup 0504 z druhého (klopného obvodu 504vzorkování, jehož funkční výstup 8533 jepřipojen na odpovídající všitup součinovéhoobvodu 506 generace mezery, jehož výstup0505 je připojen na odpovídající vstup sou-činového obvodu 507 generace posouvaeíchpulsů, a kotněčně výstup součinového obvo-du 505 generace výstupních signálů tvořívodič 028 generace výstupních signálů. V bloku 6 bitové synchronizace a verifi-kace je vodič 03 přímého bitu připojen napříslušný vstup hradlovacího obvodu 681přímého bitu, vodič 04 inverzního bitu, jepřipojen na příslušný vstup hradlovacíhoobvodu 632 inverzního bitu a na hradlovacívstupy obou Jmenovaných obvodů 681 a 602je připojen vodič 005 hradlování sériovéhovstupu, výstup 0601 ze jmenovaného hradlo-vacího obvodu 601 vstupu přímého bitu jepřipojen jetdnak na příslušný vstup součto-vého obvodu 603 přímého a inverzního' bitu,na jehož další vstup je připojen výstup 0632hradlovacího obvodu 602 inverzního hitu,který je dále připojen na funkční vstupklopného obvodu 605 paměti vyhod-nocení inverzního bitu, jehož výstup0605 je připojen na odpovídající vstupobvodu 608 rozhodnutí o platnosti bitu, najelhoiž druhý vstup je připojen vodič 001 zá-pteovaného bitu a jehož výstup 0608 je při-pojen jednak na odpovídající vstup součino·-vého obvodu 613 příjmu prvního bitu zna-ku, jednak na příslušný -vstup součinovéhocibvcdu 619 posouvaeích pulsů vstupních po«-suívnýich registrů, jehož výstup tvoří vodič002 posouaeíeh pulsů vstupních posuvnýchregistrů, a dále výstup 0603 součtového ob-vodu 603 přímého a inverzního bitu je při-pojen na funkční vstupy dvou klopných ob-vodů 606 a 607 přípravných pamětí vstup-ních signálů, na jejichž nulovací vstupy jepřipojen vodič 0615 výstupu klopného ob-vodu 615 generace posouvaeích pulsů vstup-ních posuvných registrů, připojený dále na•odpovídající vstup součinového obvodu 619posouvaeích pulsů vstupních psouvnýeh re-gistrů, přičemž na hodinový vstup klopné-ho obvodu 606 první přípravné paměti jepřipojen vodič 006 prvního talktovacího pul-su, který je součastně připojen na odpovída-jící Vstup jednak součinového' obvodu 611,druhé přípravné paiměti a prvního taktu ho-din, jednak součinového obvodu 816 prvnípřípravné paměti a prvního1 taktu hodin, za-tímco na hodinový vstup klopného obvodu687 druhé přípravné paměti je připojen vo-dič 007 druhého taktoivacího pulsu, který jesoučastně připojen na odpovídající vstup jed-nak součinového obvodu 610 první příprav-né paměti a druhého1 taktovacího pulsu, jed-nak na odpovídající vstup součinového ob-vodu 617 druhé přípravné paměti a druhé- 15 219121 ho taktovacího pulsu, zatímco výstup 0608klopného obvodu 606 první přípravné pamě-ti je připojen jednak na příslušný vstup sou-čtového obvodu 609 přípravných pamětí,jednak na příslušné vstupy součinových ob-vodů 610 a 616 první přípravné paiměti adruhého taktovacího pulsu, respektive prvnípřípravné paměti a prvního tiaktovacího pul-su, a výstup 0697 klopného obvodu 607 dru-hé přípravné paiměti je připojen jednak naodpovídající vstup součtového obvodu 609přípravných pamětí, jednak na příslušnévstupy součinových obvodů 611 a 617 dru-hé přípravné paměti a prvního taktovaicíhopulsu, respektive druhé přípravné paměti adruhého takitovacího1 pulsu, dále výstup 0810součinového obvodu 610 první přípravné pa-měti a druhého taktovacího pulsu a výstup0611 součinového cibvodu druhé přípravnépaměti· a prvního- taktovacího pulsu js*ou při-pojeny na příslušné Vstupy součtového ob-vodu 612 testování správnosti bitu, jehož vý-stup 0612 je připojen ina odpovídající vstupsoučinového obvodu 613 příjmu prvního bituznaku, jehož výsltup 0613 je připojen nanastavovací vstup klopného* obvofdu 614 nu-lování vstupních posuvných registrů, na je-hož inulovací vstup je připojen vodič 014druhého testovacího pulsu a jehož -výstuptvoří vodič 003 nulování vstupních posuv-ných registrů, -dále je výstup 0809 ze sou-čtového oibvodu 609 přípravných pamětí při-pojen jednak na hodinové vstupy klopnýchobvodů 604 a 685 paměti přímého bitu, res-pektive paiměti inverzního bitu, jednak nafunkční i inulovací vstup klopného- obvodu615 generace posouva-cích pulsů, a konečněvýstupy 0816 a 0617 ze součinových obvo-dů 616 a 617 první přípravné paiměti <a prv-ního taktovacího pulsu, respektive druhépřípravné paměti a druhého takitovacíhopulsu jsou připojeny na příslušné vstupysoučtového* obfvcdu 618 generace posouva-cíích pulsů, jehož výstup 0818 je připojen nahodinový vstup klopného obvodu 615 gene-race poisouvacích pulsů, iV bloku 7 generace taktovacích pulsů zobvodu 781 Oscilátoru je funkční výstup0701 připojen na vstup obvodu 702 zesilo-vače prvního taktu hcdin, z jehož výstupu jevyveden vodič 086 prvního taktu hodin, za-tímco z kofunkčního výstupu jmlenovanéhoobvodu 701 je vyveden výstup 0702, připo-jený ina vsitup obvodu 703 zesilovače druhé-ho taktu hodin, z jehož výstupu je vyvedenvodič 087 druhého' taktu hodin. Činnost zapojení podle oibir. 1 až 9 je vy-světlena s ohledem na funkční postaveníprimární stanice 10 jako stanice řídicí a se-kundární sftanice 20 jako podřízené a s o-hledem na sekvenci událostí, probíhajícíchna principu , doraz — odpověď”, a s tím, žeblokové schéma obou stanic 10{20 podle•obr. 1 je totožné a liší se pouze vnitřní struk-turou bloku 41 logiky vnitřního protokoluprimární stanice dle obr. 5 a bičíku 42 lo- 16 giky vnitřního protokolu sekundární stanicedle obr. 6.

Události iniciuje vždy primární stanice votoatožiku, kdy do- jejího bloku 41 logiky pro-tokolu primární stanice dle obr. 5 přicházípo vodiči 82 signál vstupního návěští, kterýnastavuje klopný obvod 411 vstupního ná-věští, a nuluje klopný obvod 416 výstupní-ho návěští. Signál na vodiči 018 z funkčníhovýstupu obvodu 411 je přiveden dle obráz-ku 2 na nahrávací vstup registru 131 bloku1 paralelně sériové transformace, do které-ho pírovádí zápis informace, přivedené posběrnici 01 na nastavovací vstupy jmenova-ného registru. Informace se skládá z dohod-nutého počtu znakových bitů, a dvou bitůpříznakových, rozlišujících vysílání adresy,například příznakem ,,11”, a vysílání dat,například příznakem „M”. Výstupy znako-vých bitů jsou sběrnicí 0181 připojeny pří-mo na naistavovací vstupy posuvného regis-tru 104 zápisu znaku, zatímco výstupy dvoupříznakových bitů jsou na vodičích 022 a023 zavedeny na příslušné vstupy obvodu414 generace a paměti příznaků v bloku 41logiky protokolu primární stanice. Zde jsoupři příchodu každé nové informace tyto příz-nakové bity vhodně transformovány tak,aby vyhověly algoritmu vnitřního protokolua pak přivedeny po vodičích 015 ia 016 nanastavovací vstupy příslušných příznako-vých hitů posuvného registru 104 zápisuznaku v blcku 1. Současně je v příslušnépaiměti obvodu 414 zachován vzorek vysla-ného příznaku. Po provedení transformaceje signálem na vodiči 017 z obvodu 414 pro-veden záp'ls do posuvných registrů 102 a103 a inicializace startu vysílání v bloku 5přepínače V/V a vzorkování dle obr. 7. Doregistru 102 se nahrají saimé nuly a v prů-běhu posouvání ise plní jedničkami, přičemžnaplnění jedničkatmi je indikováno, výstup-ním bitem po vodiči 019 ukončení přenosuznaku. Registr 103 je nsihrán jednak zna-kem po sběrnici 0101 znakových bitů, jed-nak doplňujícími příznakovými bity po vodi-čích 015 a 016. Simultánní posouvání obouzmíněných posuvných registrů se děje po-souváními pulsy po vcdiči 021 poisouvacíchpulsů výstupních posuvných registrů, gene-rovanými podle cbir. 7 v bloku 5 přepínačeV/V a generálce vzorkování, který rovněžprostřednictvím· klopného obvodu 531 pře-pínače hradel V/V provádí střídavě hiradl-o-vání sériových vstupních, respektive výstup-ních signálů. Během posouvání je postupněvýstup z posuvného registru přiváděn po vo-diči 8105 v přímém tvaru na 'vstup obvodu105 a v Inverzním tvaru prostřednictvím ob-vodu 104 bitové inverze na vstup obvodu 106hradel vzorkování průběhů. Na obě jmeno-vaná hradla 105, respektive 186 je přivedenihradlovací vstup 028 generace výstupníchsignálů. Vzorkovací průběh na zmíněném vo-diči je generován ve jmenovaném bloku 5dle obr. 7 pomocí obvodů 503, respektive π 18 219121 504 generace vzorkování, součinového- obvo-du 505 generace výstupních signálů, souči-nového obvodu 506 generace mezery .a sou-činového obvodu 507 generace ipcsouvacíhopulsu na zmíněném vcdiči 021, který je sou-časně zaveden na nulovalcí vstupy jmenova-ných obvodů 503 a 504, Tato zpětná vazbaumožňuje neustálé opakování vzorku sestřídou 1 : 1 pdkud je nahrán klopný obvod532 stc rtu vzorkování, který se nahrává 'Sig-nálem1 na již zimíněnélm vodiči 012 ukončenípříjmu zartu a nuluje signálem na vodiči019 jmenovaným vodičem 019 ukončení pře-nosu znaku. Stejným způsobem je ovládánoi střídavé přepínání hradel vstupu a výstu-pu prostřednictvím již zmíněného Obvodu531 přepínače V/V.

Hiradlované průběhy bitových výstupůjsou přes třístavové výstupní zesilovače 107a 108, civládsiné již zmíněným- obvodem· 501,přivedeny na vodiče 03, respektive 04 dvou-směnného sériového propojení primární sta-nice 10 a sekundárních stanic 20 napříkladpři vícebodovém spojení, u kterých v každéz nich podle obr. 8 -blcku 0 bitové synchro-nizace a verifikace vodiče 03 a 04 sériové-ho propojení jsou v cestě primu přivedenyna vstupní hradlovací obvody 631 a 632, o-vládané signálem cibvodu 501 přepínače V//V po vodiči 005. Výstupy z obou hradlova-cích obvodů jsou připojeny jednak na funkč-ní vstupy odpovídajících obvcdů 634 a 805paměti vyhodnocení vstupních signálů, jed-nak na vlstupy součtového· obvodu 603 vstup-ních signálů, jehož výstup je přiveden nafunkční vstupy obvodů 606 a 637 příprav-ných pajmětí vstupních signálů. Dříve přišed-ší takt hodin, a to buď 1. takt po vodiči 006,nebo 2. takt po· vcdiči 037 překlopí pří sou-častné aktivaci funkčních vstupů jednu zpřípravných paimétií. Přes součtový cbved609 jsou jednak nahrány podle stavu nasvých funkčních vstupech jmenované pamě-ti 694 a 635 vyhodnocení vstupních1 signálů,jednak je připraven obvod 615 generace po-sotuvacích pulsů vstupních registrů, kterýtak může překlopit při příchodu příštího zhodinových pulsů 1. či 2. taktu podle toho,která z obou přípravných pamětí byla pře-klopena svým připojeným hodinovým tak-tem. Jestliže například překlopí obvod 638přípravné paměti s hodinovým vstupem 686prvního taktu, jsou. jeho· funkčním· výstupempřipraveny součinové obvody 616 prvníhotaktu a 618 druhého taktu. Výstupem z ob-vodu 616 je přes součtový obvod 818 při pří-chodu následujícího 1. taktu hodin nahránObvod 615 generace posouvácího pulsu, je-hož výstup je přiveden jednak na součino-vý obvcid 619 posouvacích pulsů vstupníchposuvných registrů, jednak na nulovací vstu-py jmenovaných přípravných pamětí 666 a697. Jejich nulování je přes součtový obvod639 opět nulován i zmíněný obvod 615 ge-nerace, a posouvací puls je ukončen. Ještěpřed touto událostí je však v uváděném pří-padě při příchodu 2. taktu hodin na jmieno- váný součinový obvod 610 a součtový obvod612 přiveden signál na součinový obvod 613příjmu prvního bitu znaku. Uři pozitivnímrdzhodnutí o platnosti bitu obvodem 608rozhodnutí o platnosti bitu, který v podstatěplní logickou funkci „Exclusive Or”, prove-de výstup jmenovaného součinového obvo-du 613 nastavení klopného obvodu 614,který· změnou stavu svého· výstupu na vodi-či 003 uvolní vstupní posuvné registry prozápis a posouvání vstupní informace. TaltoUdálost proběhne tedy -v opačném taktu předgenerací posouvácího pulsu. Zcela obdobně,penze 'se záměnou taktů a příslušných sou-činových obvodů, tj. nyní obvodů 611, res-pektive 617, proběhne děj při prvotním na-stavení přípravné paměti 637 druhého tak-tu. Při plastndsti přijatého bitu, signalizova-nou výstupem rozhodovacího obvodu 668,se objeví na výstupu součinového obvodu619 na vodiči 092 posouvací puls vstupníchposuvných registrů 201 a 202 v bloku 2 sé-ric--íparalelní transformace pcdle obr. 3. Nanulovací vstupy těchže posuvných registrů261 čítače bitů,. 262 zápisu znaku, dále 204časové kontroly a současně na hradlovacívstup obvodu 265 hradla hodin časové kon-troly je připojen vodič nulování 003. Při u-končení nulování na vodiči 663 nastavenímklopného obvodu 614 bloku 8 dle obr. 8 apříchodu posouvacích pulsů na vodiči 602 sev registru 291 posouvá informace tak, žeregistr se postupně plní jedničíkami, neboťjeho funkční vstup je připojen nai kladnýpotenciál, zatímčo do registru 282 se uklá-dají platné bity, přiváděné na jeho vstupvodičem 601. Současně je uvolněn hradlova-cí obvod 235 a po vidiči 068 přiváděné 'hodi-nové pulsy prvního taktu procházejí zmíně-ným hradlem na posouvací vstup registru264 časové kontroly.

Pokud dojde k naplnění registru 281 čí-tače platných bitů. dři ve, než k naplnění re-gistru264 čásové kontroly, což nastane je-dině v případě bezchybného příjmu znaku,objeví se na výstupu posledního, popřípaděpředem stanoveného bitu signál, který pro-jde iSoučitcvýjm obvodem 206 ai na vodiči 012ukončení příjmu znaku je přiveden jednakna druhý hradlovací vstup obvodu 285, kdeokamžitě zabrání průchodu dalších posou-vacích pulsů prvého taktu hodin na posou-vací vtstup registru 2D4 časové kontroly,jednak dle obr. 4 do bloku. 3 generace tes-tovacích pulsů. Zde jsou pomocí hodinovýchtakjtů na vodičích 808 a 097, a klopných ob-vodů 301 a 382 a součinových obvodů 303a 394 generovány na vodičích 813, respekti-ve 614 dva, s odstupem: hodinového taktu posobě jdoucí testovací pulsy. Jestliže vlivemporuchy na přenosové cestě nedojde k napl-nění registru 291 čítače hitů, naplní se re-gistr 204 časové kontroly, jehož výstupemna vodiči 814, zavedeným na příslušný vstupsoučtového obvodu 288 se sice iniciuje .sig-nálem na vodiči 012 generace testovacích 219121 19 20 pulsů v bloku 3, avšak inihibicí do obvodu303 je potlačen první testovací pulis na vo-diči 013. Nemůže proto dojít k případnémumylnému přepisu paměti příznaků a je pou-ze opakováno vysílání předchozího stavu.

Podle oibr. 6 bloku 42 jsou ina příslušnévstupy obvodu 423 přivedeny z obvodu 202na vodičích 038 a 009 signály z příznako-vých bitů ai na sběrnici 010 výstupy ze zna-kových bitů, z. nichž obvod 423 provádí de-tekci vlastní adrésy a ukládá ji spolu s pří-znaky do své vnitřní paměti. Sběrnicí 0422výstupu paměti je obvod 423 spojen s obvo-dem 425 komparace podmínek a generacevýstupních příznaků. Logika obvodu 425komparace podmínek a generace výstupníchpříznaků spočívá v tom, že před připojenímstanice obvod hlídá neustále signál pamětidetekce vlastní adresy a adresovaného pří-znaku, které přicházejí po příslušných vodi-čích sběrnice 0422. Pokud adresa nepřijde,je na výstupním vodiči 0425 hradlcvací sig-nál, který zabrání průchodu druhého testo-vacího pulsu na vodič 017, a tím 1 vysíláníznaku. Po detekci příchodu adresy je aždo ukončení vysílání zprávy, které je opětdetekováno vlastní adresou s příslušnýmpříznakem, vodič 0425 aktivní a stanice re-aguje a odpovídá na přijímané znaky.

Po příchodu platného znaku s příslušnýmpříznakem jsou v obvodu 425 prvním testo-vacím pulsem, na vodiči 013 testovány vstup-ní podmínky, a sice příchod očekávanéhopříznaku a stav vstupního návěští, signalizo-vaný stavem, klopného obvodu 421 na vodiči018. V každém) případě všaik při příchodu no-vého znaku se na vodiči 0423 objeví signál,který nuluje klopný obvcd 421 vstupníhonávěští, a nastalví klopný obvod 428 výstup-ního návěští, jehož výstupem na vodiči 06je avizováno připojené zařízení k převzetíznaku. Současně je týmž signálem provedenpřepis přijatého znaku z posuvného registru202 bloku 2, na jehož výstupní sběrnici D5je znak cd tohoto okamžiku k dispozici propřevzetí nenaznačeným připojeným zaříze-ními, Pokud připojené zařízení není schopnopřevzít znak ai vydat odpověď v rámci jed-noho taktu hodin, tj. neobjeví se signálvstupního návěští ina vodiči 02, není prove-den přepis přijatého příznaku z obvodu 423do pamětí nastavení vysílaného příznaku svýstupy 015 a 016 obvodu 425 ta signále|m navodiči 017 ise provede nahrání předchozíhoznaku s předchozími příznaky. Totéž se pro-vede i v případě, jestliže je naplněním po-suvného registru 204 časové kontroly de-tekován chybný přenos a v hradlovacím ob-vodu 305 bloku 3 generace testovacích pulsůje potlačen první testovací signál na vodiči013.

Jak bude blíže uvedeno v popisu, reakceprimární stanice na odpověď, očekává tatostanice příchod stejného příznaku, jaký vy-slala. Pokud obdrží jiný příznak, opakujepředchozí vysílání. Tento dialog probíhá takdlouho, pokud připojené zařízení sekundár- ní stanice nevyšle po vodiči 02 vstupníhonávěští signál pro převzetí své zprávy. Tím-to signálem se nastaví klopný obvod 421větupnílho návěští a nuluje klopný obvcd 426výstupního návěští. Výstupní signál z obvo-du 421 na vodiči 018 je připojen jednak nanahrávací vstup vstupního registru 101 blo-ku 1 paralelně sériové transformace,, doněhož je po sběrnici 01 přepsán avizovanýznak, jednak na příslušný vstup obvodu 425komparace podmínek a generace výstupní-ho příznaku, kde je testován prvním! testova-cím pulsem na vodiči 013 uvnitř obvodu 425a v případě pozitivního testu je provedenpřepis příznaku z obvodu 423 detekce a pa-měti příznaků do výstupní paměti příznakůs výstupy na vodičích 015 a 016 a po nahrá-ní výstupních posuvných registrů a startemvzorkování v bloku 5 signálem na vodiči 017je vyslána korektní odpověď. Po příchodudalšího znaku s příslušným pří znakem, na-stavení výstupního návěští a, nulování vý-stupního1 návěští se popisované události o-pakují.

Zapojení bloků primární i sekundárníchstanic dle obr. 1, i taktika vysílání v obousměrech jsou zcela totožné a nevyžadují dal-šího vysvětlení. Rovněž příjem znaku v pri-mární stanici až do ukončení příjmu je zce-la totožný. Po ukončení příjmu je v primár-ní stanici, stejně jako v sekundární, inicio-vána v 'bloku 3 generace testovacích pulsůna vodičích 013 a 014, přivedených do blo-ku 41 logiky protokolu primární stanice. Vtomto bloku jsou na příslušné vstupy obvodu415 rozhodovací komparace přivedeny vodi-če 038 a 009 příznakových bitů posuvnéhoregistru 2ÍI2 zápisu znaku a sběrnice 010znakových bitů téhož registru bloku 2 isé-rio-paralelní transformace. Dc< téhož obvodu415 jsou dále přivedeny sběrnice 0414 pa-měti příznaků z obvodu 414 generace a pa-měti příznaků a vodič 013 prvního testova-cího pulsu.

První testovací puls na vodiči 013 testujepřípadnou koincidenci vyslaných příznaků,zachycených v příslušných paměťových mís-tech s výstupními vodiči 015 a 016 obvodu414 s příznaky, přijatými na vodičích 008 a009 z příznakových bitů posuvného' registru202 zápisu znaku. Znaková sběrnice 010 mů-že nebo nemusí být využita pro potvrzeníadresace vzhledem k jednoznačnosti adreso-vého příznaku, a může na ní být místo vlast-ní adresy uložen poslední status připojené-ho· zařízení dané sekundární stanice. V případě (koincidence vyslaného a přija-tého příznaku je na vodiči 0416 pozitivníkomparace vyslán signál, který nalstavuijeklopný obvod 416 výstupního návěští a nu-luje klopný obvod 411 vstupního návěští. Sig-nál na vodiči 06 provádí přepis přijatéhoznaku z posuvného registru 202 zápisu zna-ku do výstupního registru 203 v bloku 2sério-paraleiní transformace, a současně o-znamuje připojenému zařízení, například

Claims (1)

1. 21 22 219121 počítači, že na sběrnici 05 paralelního' -vý-stupu znaku je k dlspoizici právě přijatýznak. V tomto případě je konverzace typu„dotaz — odpověď“ ukončena a je na připo-jeném zařízení, například počítači, aby ini-cioval další přenos. Nicméně je druhým tes-tovacím pulsem, na vodici 014, přivedenýmna jeden ze vstupů součinového obvodu 412teiatu inegativní ikotoparace, ověřován pří- chod či absence přiměřené odpovědi. V pří-padě negativní komparace, vzniklé při pří-chodu odpovědi, kterou nelze předat připo-jenému zařízení, například počítači, je ge-nerován signál na vodiči 0415 negativníkomparace, který po průchodu součinovýmobvodem 412 a součtovým obvodem 413 ini-ciuje generací signálu na vodiči 017 opako-vání vysílání předchozí informace. předmEt Zapojení pro rychlý sériový přenos zpalkův rušivém prostředí, zajištěné autcmcimníímvnitřním protokolem a vybavené adresfacípro případ vícebodové konfigurace, vyzna-čující se tím, že v celku primární stanice(10), respektive sekundární stanice (20)přeinoisu dat jisotu na odpovídající vstupyblcku (1) paralelně sériové transformacepřipojeny sběrnice paralelního vstupu zna-ku, z bloku (5) přepínače vstup — výstup avzorkování výstupu (011) hradlování sério-vých výstupních signálů, příslušný výstup(020) generace výstupních signálů, přísluš-ný výstup (021) generace p osou vacích pul-sů, dále z bloku (41/42) logiky protokolupr imární/selkundár ní st anice příslušné vý-stupy (dl5 a 016) nastavení příznaku,; (018)zápiísu do vstupního registru a (017) zápiisudo posuvných registrů, který je dále připo-jen na vstup bloiku (5) přepínače vstup—(vý-stup a vzorkování, zatímco výstupy z blo-ku (1) paralelně sériové transformace tvořívodiče (03 a 0,4) sériového propojení stanic,které jsou dále propojeny na odpovídajícívstupy bloku (6) bitové synchronizace a·verifikace, dále vodič (019) signálu ukon-čení přenoisu znaku a vodiče (022 a 023 ) pří-znaku rozlišení adresace, dále na odpoví-dající vstupy bloku (5) vstup — výstup avzorkování je přiveden z bloku (2) sério--paralelní transformace odpovídající výstup(012) ukončení příjmu znaku, připojenýještě k příslušnému vstupu bloku (3) gene-rálce testovacích pulsů, a konečně z bloku(7) taiktoivacích pulisů vodič (007) druhéhotaktu, který je dále přiveden na odpovídají-cí vsitup bloku (6) bitové synchronizace, ana odpovídající vstup bloku (3) generacetestovacích pulsů, dále na odpovídající vstu-py bloiku (41/42) logiky protokolu obou sta-nic jsou připojeny jednak vstup (02) vstup-ního návěští z připojeného zařízení, dále zbloku (2) séirlo-paralelní transformace vý-stupy (008 a 00'9) příznakových bitů a sběr-nice (OllO) znakových bitů, a konečně z blo-ku (3) generace testovacích pulsů příslušnévýstupy (013) prvního a (014) druhého tes-tovacího pulsu, přičemž výstup (014) druhé-ho testovacího pulsu je dále připojen na od-povídající vstup bloku (6) bitové synchro-nizace a verifikace ,a konečně je z bloku(41/42) logiky protokolu primární i sekun-dární stanice vyveden výstup (06) výstupní- VYNÁLEZU 'ho. návěští, dále je z bloku (2) sério-para-, lelní transformace vyvedena sběrnice (05)paralelního^ výstupu znaku do připojenéhozařízení a výstup (004) časové kontroly, při-pojený na příslušný vstup bloku (3) gene-race testovacích pulsů, zatímco do téhožbloku (2) sério-paralelní transformace jsouz příslušných výstupů bloku (6) bitové syn-chronizace a verifikace na odpovídající vstu-py přivedeny vodič (001) zapisovaného bitu,vodič (002) posouvacího pulsu a vodič(003) nulování vstupních posuvných r e- . gistrů, dále je z bloku (5) přepínačevstup—výstup a vzorkování odpovídajícívodič (005) hradlování sériového' vstupu při-veden na odpovídající vstup bloku (6) bi-tové synchronizace a verifikace a konečněz bjóku (7) generátoru tafctovajcích pulsů jevýstup (006i) prvního 'taktu připojen na od-povídající vstup bloku (6) bitové synchroni-zace a verifikace, bloku (3) generace testo-vacích pulsů a bloku (2) sério-paralelnítransformace, dále v'bloku (1) paralelně sé-riové transformace je sběrnice (01) paralel-ního vistupu znaku připojena na příslušnénahrávací vstupy vstupního registru (101),na jehož záznamový vstup je připojen vodič(018) zápitsu do vstupního registru, a z je-hož příslušných výstupků je vyvedena sběr-nice (0101) znakových bitů, připojená na od-povídající nahrávací vstupy posuvného re-gistru (103) zápisu zinaiku a dva výstupy(022 a 023) příznaku, dále vodič (021) po-souvacídh pulsů je připojen na příslušnévstupy posuvného registru (102) čítače bitůa posuvného registru (10:3) zápisu znaku apa jejich zápisový Vstup je připojen vodič(017) zápisu, přičemž záznamové vstupy(0102) posuvného registru (102) čítače bi-tů jsou připojeny na svorku mulového po-tenciálu, funkční vstup (0103) je připojenna svorku kladného potenciálu, a z výstup-ního bitu jo vyveden vodič (019) ukončenípřenosu znaku, dále vstup (0104) posuvnéhoregistru (103) zápisu znaku je připojen nasvorku nulového potenciálu, zatímco na zá-znamové vstupy posledních dvou bitů jsoupřipojeny vodiče (015 a 016) nastavení pří-znaku, a výstup (0105) vysílaných bitů jepřipojen jednak na hradlo- (105) vzorková-ní přímého bitu, jednak na vstup obvodu(104) ilnveirize, jehož výstup (0107) je přivé- 219121 23 24 den ina vstup hradla (106) vzorkování in-verzního* bitu, a na příslušné vstupy jmeno-vaných hradel je přiveden vodič (020) gene-race výstupního signálu, výstup hradla pří-mého bitu (0106) je připojen na vstup vý-stupního zesilovače (107) přímého bitu, vý-stup (0108) hradla inverzního bitu je připo-jen na vstup výstupního zesilovače (108) in-verzního bitu, a na příslušné vstupy obou vý-stupních zesilovačů je připojen vodič (011)hradlování výstupních signálů, zatímlco vý-stup (93) zesilovače přímého bitu tvoří vo-dič sériového propojení přímého bittu a vý-stup (04) zesilovače inverzního 'bitu tvořívodič sériového propojení inverzního bitu,dále v bloku (2) sério-paralelní itranisďoirlinia-ce je na funkční vstup (0204) posuvného re-gistru (201) čítače bitů zapojena svorka prok ladný potenci ál, vý stup (0202) téhož re -gistiru, je připojen na jeden ze vstupů součto-vého obvodu (206) ukončení přenolsu zna-ku, na jehož druhý vstup je přiveden výstup(004) časové kontroly posuvného registru(204) časové kontroly, na jehož funkčnívstup (0206) je připojena svorka pro klad-ný potenciál, dále vodič (O*0il) zapisovanéhobitu je připojen ina funkční vstup posuvné-ho registru (202) zápisu znaku, vodič (002)posouvaicího pulsu je zapojen na posouvanívstup posuvného registru (201) čítače bitůa posuvného registru (202) zápisu znaku,vodič (003) nulování je zapojen na nulovanívstupy obou jmenovaných registrů i registru(204) časové kontroly a na jeden z hradlo-vacích vstupů hradla (206) hodin časovékontroly, na jehož další hradlovací vstup jepřipojen výstup (012) ukončení příjmu znfa-ku z výstupu součtového obvodu (296) u-končení příjmu a na jehož funkční vstup jepřiveden vodič (006) prvního talktovacíhopulsu, a výstup (0203) ze jmenovaného* hrad-la hodin časové kontroly je připojen, na po-souvaicí vstup posuvného registru (204) ča-sové kontroly, dále z posuvného registru(202) zápisu znaku jsou vyvedeny dva vý-stupy (008 a 009) z příslušných příznako-vých bitů, dále sběrnice (010) zníakovýchbitů, která je uvnitř bloku (2) ísério-pairalel-ní transformace připojena na odpovídajícínastavovací vstupy výstupního registru (203)znalku, jehož výstupní sběrnice (05) para-lelního výstupu znaku je přivedena do při-pojeného zařízení ia na jehož zapisovacívstup je připojen vodič (96) výstupního ná-věští, dále v bloku (3) generace testovacíchpulsů je na funkční vstup prvního* klopnéhoobvodu (301) přiveden vodič (012) ukonče-ní příjmu znaku, ma hodinový vstup téhožobvodu vodič (0(07) druhého taktcvacíhopulsu a na hodinový vstup druhého klopné-ho* obvodu (302) vodič (006) prvního talkto-vacSh'O pulsu, zatímco funkční výstup (0301)prvního klopného obvodu (301) je zapojenjednak na funkční vstup druhého klopnéhoobvodu (3012), jednak na příslušný vstup sou-činového obvodu (303) prvního testovacíhopulsu, a zároveň na příslušný vstup souči- nového obvodu (304) druhého testovacíhopulsu, dále funkční výstup (0302) prvníhoklopného obvodu (302) je zapojen na druhývstup sCučinoK/éha* obvodu (304) druhéhotestovacího pulsu, a konfuinkční výstup(030|3) téhož klopného* obvodu je zapojenna druhý vtstup součinového obvodu (30i3)prvního testovacího pulsu, jehož výstup(0304) je zapojen na příslušný vstup hrad-loviaicího obvodu (305) prvního testovacíhopulsu, na jehož hradlovací vstup je připojenvodič (004) výstupu hradla časové kontrolya jehož výstup tvoří vodič (013) prvního tes-tovacího pulsu, zatímco výstup ze součino-vého obvodu (304) druhého testovacího pul-su tvoří vodič (014) druhého testovacího'pulsu, dále v bloku (41) logiky protokoluprimární stanice je vodič (02) vstupního ná-věští připojen na nastavovací vstup klopné-ho obvodu (411) vstupního návěští a na nu-lovací vstup (klopného obvodu (416) výstup-ního návěští, z jehož funkčního výstupu jevyveden vodič (96) výstupního* návěští a najeho nafsitiavovací vstup je z obvodu (415)rozhodovací koímparace přiveden vodič(Ο4Ϊ16) nastavení výstupního návěští, kterýje *dále připojen na nuloVací vstup klopného*obvodu. (4'11) vstupního návěští, jehož funkč-ní výstup (018) zápisu do vstupního registruje uvnitř zmíněného bloku (41) připojen naodpovídající vstup součtového obvodu (413)štairtu vysílání, na jehož další vstup je při-pojen výstup (01412) součinového obvodu(4)12) teistu negativní komparace, ha jehož-příslušné vstupy je připojen jednak vodič(914) druhého testovacího pulsu, jednak vo-dič (0415) negativní komparace, dále vý-stup (0413') z obvodu (413) startu vysílá-ní je připojen na odpovídající vstup obvodu(414) generace a paměti příznaku, n'a je-hož další odpovídající vstupy jsou připojenyvodiče (022 a 023) příznaku adresace a zna-ku, a jehož výstupy tvoří vodiče (0Ϊ5 a 016 )nastavení příznaku, vodič (017) zápifsu doposuvných registrů a startu vysílání a sběr-nice (0414) pamětí příznaku, která je při-pojena na odpovídající vstupy obvodu (415)rozhodovací komparace, na jehož další pří-slušné vstupy jsou přivedeny vcdiče (098 a009) příznakových bitů, sběrnice (019) zna-kových bitů a konečně vodič (013) první-ho testovacího pulsu, dále v bloku (42) lo-giky protokolu sekundární stanice je vodič(92) vstupního návěští připojen ha inlastavo-vací vstup klopného obvodu (421) vstupníhonávěští a ha nulovací vstup klopného* ob-vodu (426,) výstupního návěští, z jehožfunkčního výstupu je vyveden vodič (006)výstupního návěští, který je dále připojenna nulovací vstup klopného obvodu (421)vstupního návěští, jehož funkční výstup(018) je uvnitř bloku (42) logiky protoko-lu sekundární stanice připojen na odpovída-jící vstup obvodu (425) komparace podmín-nek a generace příznaku, na jehož další od-povídající vstupy je připojena sběrnice 219121 26 23 (0422) 'paměťových míst obvodu (423) de-tekce a paměti vstupních informací a vodič(013) prvního testovacího pulsu, a jehožvýstupy tvoří vodíce (015 a 016) nastavenípřízmlalku a vodič (0425) -rozhodnutí o vysí-lení, který je připojen k hrad lov acírnu vstu-pu obvodu (427) nahrání posuvných re-gistrů a startu vysílání, na jehož druhývstup je připojen vedle (014) druhého testo-vacího pulsu a jehož výstup tvoří vodič(017) zápisu do výstupních posuvných re-gistrů a 'Startu vysílání, a konečně na pří-slušné vstupy chvcdu (423) detekce a pa-měti vstupních informací jsou připojeny vo-diče (008 a 009) příznakových bitů a sběr-nice (Ό1Ό) znakových bitů, dále v bloku (5)přepínače vstup—výstup a gemerkee vzorko-vání je vedič (012) ukončení příjmu znakupřipojen na nastavovací‘vstup klopného ob-vodu (501) přepínání hradel vstup—výstup,z jehož funkčního výstupu je vyveden vodič•(Ol!l) hradlování výstupních is;gnálů, z je-ho kofunkčního výstupu je vyveden vodič(005) hradlování vstupních signálů -a na je-hož nulovaní vstup je připojen vodič (019)ukončení přenosu znalku, který je dále pří-pojem :na nulovaní vstup klopného- obvodu(502) startu vzorkování, na jehož nastavo-vací vstup je připojen vodič (017) zápiisu doposuvný,ch registrů a startu vysílání, a jehožfunkční výstup (0601) je připojen na funkč-ní vstup prvního klopného obvodu (503)vzorkování, na jehož hodinový vstup je při-pojen vodič (007) druhého taktojvacího pul-su, který je dále připojen na hodinový vstupdruhého klopného obvodu (504) vzorkovánía na součinový obvod (507) generace posou-váních pulsů výstupních posuvných regis-trů, jehož výstup (021) posouvacích pulsůje uvnitř jmenovaného' blciku (5) připojenna nulcvací vstupy jmenovaných klopnýchobvodů (503 a 504) vzorkování, dále jefunkční výstup (0502) prvního klopnéhoobvodu (503) vzorkování připojen jednak mafunkční vstup druhého iklcpného obvodu(504) vzorkování, jedn-slk na příslušný vstupsoučinového obvodu. (505) generace výstup-ních signálů, na jehož další vstup je při-pojen kof uinkční v ýstup (0504) z druhéhoklopného dbvodu (504) vzorkování, jehožfunkční výstup (0503) je připojen na odpo-vídající vstup součinového obvodu (506) ge-nerace mezery, jehož výstup (0505) je při-pojen na odpovídající vstup součinovéhoobvodu (507) generace posouváních pulsů,a 'konečně výstup součinového obvodu (505)generace výstupních signálů tvoří vedič(020) generace výstupních signálů, dále vblciku (6) bitové synchronizace a verifika-ce je vodič (0i3) přímého bitu připojen napříslušný vstup hradlovacího· obvodu (661)přímého bitu, vodič (04) inverzního bitu jepřipojen na příslušný vstup hradlovacíhoobvodu (6(32) inverzního bitu a *n?a hr,sáho-vaní vstupy obou jmenovaných cbvodů (661a 602) je připojen vodič (005) hradlovánísériového vstupu, výstup (0601) ze jmenova- ného hradlovacího obvodu (601) vstupu pří-mého bitu je připojen jednak na příslušnývstup součtového obvodu (603) přímého a in-verzního bitu, na jehož další vstup je připojenvýstup (0602) hradlovacího obvodu (602) in-verzního bitu, který je dále připojen nafunkční vstup klopného obvodu (650) pa-měti vyhodnocení inverzního bitu, jehožvýstup (2666) je připojen n'a odpovídajícívstup obvodu (608) rozhodnutí o platnostibitu, na jehcž druhý vstup je připojen vodič(001) -zapisovaného bitu a jehož výstup(0608) je připojen jednak na odpovídajícívstup součinového obvodu(613) příjmu prv-ního bitu znaku, jednak na příslušný vstupsoučinového obvodu (619) .posouvacích pul-sů vstupních posuvných registrů, jehož vý-stup tvoří vodič (002) posouvacích pulsůvstupních posuvných registrů, a dále výstup(0603) součtového obvodu (603) přímého ainverzního bitu je připojen na funkční vstu-py dvou klopných cbvcuú (606 a 607) pří-pravných pamětí vstupních signálů, na je-jichž nulovaní vstupy je připojen vodič(0615) výstupu klopného1 obvodu (616) ge-nerace pcsouvacích pulsů vstupních posuv-ných registrů, připojený dále n-a odpovída-jící vstup součinového obvodu (619) posou-váních pulísů vstupních posuvných registrů,přičemž na hodinový vstup klopného obvo-du (·6ίΟ8) první přípravné paměti je připojenvodič (006) prvního taktovaicího pulsu, kte-rý je současně připojen na odpovídajícívstup jednak součinového obvodu (611)druhé přípravné paměti a prvního taktu ho-din, jednak součinového obvedu (61-6) prvnípřípravné paměti1 a prvního taktu hodin, aa-tíirnco na hodinový vstup klopného obvodu(607) druhé přípravné paměti je připojenvodič (007) druhého taktovaeího pulsu, kte-rý je součacně připojen na odpovídajícívstup jednak součinového obvedu (610) prv-ní přípravné paměti a druhého taktovací-ho pulsu, jednak na odpovídající vstup sou-činového obvodu (617) druhé přípravnépaměti ,a druhého taktovacího pulsu, .zatím-co výstup (0606) klcpného obvodu (606)první přípravné paměti je připojen, jednakna příslušný vstup součtového· obvodu (6’0i9)přípravných pamětí, jedhaík na příslušnévstujpy součinových obvodů (610 -a 616) prv-ní přípravné paměti a druhého tzktovacíhopulsu respektive první přípravné paměti aprvního taktovaeího -pulsu, a výstup (0607)lCopného obvodu (607) druhé přípravné pa-měti je připojen jednkk na odpovídajícívstup součtového obvodu (609) přípravnýchpamětí, jednak na příslušné vstupy součino-vých obvodu (311 a 617) druhé přípravnépaměti a prvního taktova-cího pulsu, res-pektive druhé přípravné paměti a druhéhotaktovaeího pulsu, dále výlstup (0610) sou-činového obvodu (610) první přípravné pa-měti a druhého taktovaeího pulsu a výstup(3611) součinového obvodu druhé příprav-né paměti a prvního taktovaeího pulsu jsou 219121 27 připojeny na příslušné vstupy součtovéhoob vedu (612) testování -správnosti hitu, je-hož výstup (0(6)12] je připojen na odpovída-jící vstup součinového obvodu (613) příj-mu prvního bitu zmalku, jehož výstup (0613)je ‘připojen na nastavovací vstup (klopnéhoobvodu (614) nulování vstupních posuv-ných registrů, na jehož nulovací vstup jepřipojen vodič (014) druhého testovacíhopulsu a jehož výstup tvoří vodič (003) nulo-vání vstupních posuvných registrů, dále jevýstup (0609) ze součtového obvodu (609)přípravných pamětí připojen jednak na ho-dinové vstupy klopných obvodů (664 a 606)paměti přímého bitu, respektive paměti in-verzního- bitu, jednak na funkční i nulovacívstup klopného obvodu (615) generace po-souvacích pulsů, a· konečně výstupy (06|16 a0617) ze součinových obvodů (616 a 617) 2B první přípravné paměti a prvního taktova-cího pulsu, respektive druhé přípravné pa-měti ia! druhého taktovacího pulsu jsou při-pojeny na příslušné vstupy součtového -ob-vodu (618) generace posouváních pulsů, je-hož výstup (0618) j-e připojen ina hodinovývstup {klopného obvodu (615) generace po-souváních pulsů, a konečně v bloku (7) ge-nerace taktovacích pulsů z obvodu (701) os-cilátoru je funkční výstup (0701) připojenna vstup cibvodu (702) ‘zesilovače prvníhotalktu hodin1, z jehož výstupu je vyveden vo-dič (006.) prvního taktu hodin, zsitíímico zkofunkčtního výsltupu jmenovaného obvodu(701) je vyveden výstup (0702), (připojenýna vstup obvodu (703) zesilovače druhéhotaktu bodlin, z jehdž výstupu je vyveden vo-dič (007) druhého taktu hcdin. 9 listů výkresů