CS216986B1 - Zapojení fázového detektoru se zpožďovacím členem - Google Patents
Zapojení fázového detektoru se zpožďovacím členem Download PDFInfo
- Publication number
- CS216986B1 CS216986B1 CS124080A CS124080A CS216986B1 CS 216986 B1 CS216986 B1 CS 216986B1 CS 124080 A CS124080 A CS 124080A CS 124080 A CS124080 A CS 124080A CS 216986 B1 CS216986 B1 CS 216986B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- phase detector
- phase
- detector
- flip
- output
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Zapojení fázového detektoru se zpožáovacím členem podle vynálezu spočívá hlavně v tom, že výstup třetího hradla je připojen na nulovací vstup prvního klopného ob- ’ Ř vodu a na nulovací vstup druhého klopného robvodu.
Description
Vynález se týká zapojení digitální části fázového detektoru ae zpožďovacím členem, které je určeno pro syntezátory kmitočtu a které nemá takzvanou mrtvou oblast. Fázový závěs s fázovým detektorem podle vynálezu vykazuje spojitou regulaci i pro velmi malé kmitočtové nebo fázové odchylky srovnávaných signálů.
Zatím se v digitální syntéze kmitočtu běžně používají fázové detektory, jež jsou navrženy tak, aby pracovaly s nejkratšími parazitními impulsy na výstup digitální části fázového detektoru. Převedením těchto fázových detektorů do hybridní nebo monolitické formy se parazitní impulsy na jejich výstupech podstatně zkrátí případně úplně vymizí. Tím dojde k vytvoření oblasti, ve které neni přenosové funkce detektoru Uvýst = f ( ΑΦ ) lineární jak je patrno z připojeného prvního obrázku. Pro malé fázové rozdíly srovnávaných signálů se tak vytvoří mrtvá oblast, ve které rozdíl fází ΛΦ nevytvoří změnu výstupního napětí fázového detektoru.
Mrtvá oblast fázového detektoru způsobuje nespojitou regulaci fázové smyčky při velmi malé kmitočtové nebo fázové odchylce signálů srovnávaných na fázovém detektoru. Projeví se to v kmitočtové nestabilitě výstupního signálu syntezátoru jako periodické poryvy kmitočtu až o stovky Hz. Velikost této nestability je přitom závislé na časových konstantách dolní RC propusti, která je zařazena mezi fázovým detektorem a řízeným oscilátorem VCO.
Nevýhodou fázového detektoru s mrtvou oblasti je jeho nepoužitelnost v syntezátorech pro zařízení s klíčovaným provozem a s provozem o jednom postranním pásmu. Kromě toho mrtvá oblast fázového detektoru neumožňuje zavedeni kmitočtové modulace do fázové smyčky modulaci referenčního signálu. Použitím fázového detektoru 3 mrtvou oblastí v syntezátoru se prodlužuje doba náběhu kmitočtu jeho výstupního signálu (především poslední fáze náběhu). Mrtvá oblast detektoru způsobuje zhoršeni spektrální Čistoty výstupního signálu syntezátoru. Toto zhoršeni spektrální čistoty je podstatné v zařízeních s klíčovaným provozem a s provozem o jednom postranním pásmu.
V práci Breezeho A design technique for digital PLL Synthesizers IEE Transection on Consumer Electronics 78 je vliv mrtvé oblasti d fázového detektoru eliminován dostatečně velkým posuvem kvašistabilního pracovního bodu smyčky od mrtvé oblasti. Tento posuv je realizován periodickým zaváděním časově přesně definovaného impulsu přímo do lineární části fázového detektoru. Šířka impulsu pak určuje velikost odchýlení pracovního bodu smyčky od mrtvé oblasti. Do lineární části fázového detektoru, které je složena z napájecího zdroje a vysílacího zdroje proudu, je pomocí hradla OR zaváděn časově definovaný krátký impuls asi 400 nanosekund odvozený od referenčního kmitočtu těsně před koncem periody srovnávacího kmitočtu. Pro minimalizaci zdvihu parazitní kmitočtové modulace a optimalizaci šumových vlastnosti výstupního signálu napětím řízeného oscilátoru je nutné volit pokud možno nejkratšl rozdíl prvního a druhého časového intervalu TI, T2 jak patrno z obr. 3.
Nevýhodou řešení fázového detektoru podle Breezeho je nutnost vytvoření pomocného impulsu. Obvodové řešení děliče referenčního kmitočtu se tím komplikuje. Při aplikaci tohoto řešení fázového detektoru v syntezátorech kmitočtu s obvody o vyšší hustotě integrace, jako například integrovaný obvod typu S 187, je získávání pomocného impulsu obvodově příliš složité. U těchto obvodů není zpravidla přístup do děliče referenčního kmitočtu, například u integrovaného obvodu typu S 187 lze pro výstup pomocného impulsu použít výstupu určeného ke kontrole synchronismu fázové smyčky. Složité generování pomocného impulsu znemožňuje praktické využití fázového detektoru podle Breezeho v syntezátorech pro mobilní a přenosné zařízení. Navíc se zaváděním pomocného impulsu zvětšuje pronikání srovnávacího kmitočtu a jeho harmonických složek na výstup detektoru, což má nepříznivý vliv na velikost zdvihu parazitní frekvenční modulace výstupního signálu napětím řízeného oscilátoru. Zdvih parazitní frekvenční modulace lze snížit zvětšením hodnot obou kapacitních prvků a velikostí odporu v RC filtru jak patrno z obr. 2, ale za cenu prodloužení doby náběhu kmitočtu napětím řízeného oscilátoru.
Nevýhody fázového detektoru s mrtvou oblastí jsou odstraněny zapojením fázového detektoru podle vynálezu, jehož podstatou je, že výstup třetího hradla je připojen na vstup zpožďovacího obvodu, jehož výstup je připojen na nulovací vstup prvního klopného obvodu a na nulovací vstup druhého klopného obvodu.
Zapojení podle vynálezu bude dále popsáno s přihlédnutím k připojeným výkresům, kde na obr. 1 je znázorněn průběh přenosové funkce detektoru, na obr. 2 blokové zapojení fázového detektoru podle Breezeho, na obr. 3 je znázorněna odezva fázové smyčky podle obr, 2 na zaváděný impuls, na obr. 4 je zapojení podle vynálezu, na obr. 5 je znázorněna činnost fázového detektoru podle vynálezu a na obr. 6 je logická struktura fázového detektoru v monolitické formě.
V diskrétní formě můžeme digitální část fázového detektoru podle vynálezu realizovat nej jednoduše ji dvěma klopnými obvody 2, 2 jak patrno z obr. 4 a třetím hradlem J OR nebo NOR nebo AND nebo NAND. Mezi výstup 33 třetího hradla J a nulovacích skupin 23. 13 klopných obvodů J_, 2 je zařazen zpofňovací obvod £. Zpožďovací obvod £ zajišťuje v součinnosti s klopnými obvody £,. 2 vznik dostatečně širokých impulsů na výstupech 12. 22 klopných obvodů 2> 2. Parazitní impulsy jsou využívány v lineární části fázového detektoru. Velmi malé fázové rozdíly srovnávaných signálů, které u detektorů s mrtvou oblastí nezpůsobují okamžitou změnu jejich výstupního napětí, jsou na výstup detektoru transformovány jako rozdíl šířek nabíjecího a vybíjecího impulsu: Tento postup však bezpodmínečně vyžaduje k nabíjení případně vybíjení kondenzátorů v RC filtru 2 proudové zdroje 2, 6 (lineární část fázového detektoru). Proudové zdroje 2» Á umožňují minimalizaci pronikání srovnávacího kmitočtu a jeho harmonických složek na výstup 72 RC filtru 2·
Funkce fázového detektoru podle vynálezu, jehož zapojení je v obr. 4 je patrna z obr.
5, kde jsou jednoduše znázorněny idealizované průběhy signálů v některých bodech detektoru zapojeného podle obr. 4. V obr. 5 se předpokládá rovnost proudů II a 12 proudových zdrojů takže (11) - (12) = 0, přičemž nejsou uvažována zpoždění způsobená hradlem 2 a zpoždění z nulovacích vstupů 13 a 23 na výstupy 12. 22 klopných obvodů i, 2. Tato zpoždění ve skutečnosti prodlužují zpoždění τ realizované zpožňovacím obvodem 2· Z obr. 5 je zřejmé, že při rozdílu fází ΔΦ srovnávaných signálů A, B bude na výstupu 12 klopného obvodu i impuls v šířce TI, zatímco na výstupu 22 klopného obvodu 2 bude impuls v šířce T2. Tyto impulsy jsou dále zpracovávány v proudových zdrojích í, 6 tak, že první proudový zdroj 2 vyrábí nabíjecí impuls proudu o amplitudě I = 11 se šířkou T,. Druhý proudový zdroj 6 současně generuje vybíjecí impuls proudu rovněž s amplitudou I = 12, ale se šířkou T2. Náboj na vstupní kapacitě RC filtru 2 se tedy zvětší o náboj, který odpovídá rozdílu fází ΔΦ [áQc = I(T1 - T2) = ΙΔΤ β'δΤ * Δ9>] .
Z uvedeného vyplývá, že ve fázovém detektoru podle vynálezu se informace o rozdílu fází srovnávaných signálů přenáší ná výstup ve formě rozdílu šířky proudových impulsů generovaných na výstupech 52. 62 proudových zdrojů 2, á· Přírůstek nebo úbytek náboje na vstupní kapacitě RC filtru 2 odpovídá i při velmi malých ΔΦ rozdílu kmitočtů nebo fází srovnávaných signálů. Fázový detektor podle obr. 4 nemá mrtvou oblast a jeho přenosová charakteristika odpovídá ideální charakteristice na obr. I. Předpokládá se ovšem použití dostatečně rychlých proudových zdrojů 2, 6, které musí s dostatečnou věrností přenést impulsy o šířce T2 jak je zřejmé z obr. 5.
Obvod fázového detektoru podle obr. 4 byl považován za ideální. Ve skutečnosti se však ve fázovém detektoru uplatňují zpoždění, které navíc nejsou v obou větvích detektoru stejná jako například v hradle J, v nulování klopných obvodů í, 2 a v proudových zdrojích 2, £· Proudy II, 12 proudových zdrojů 2, 6 rovněž nesplňují podmínku II = 12, ale je možno s určitou přesností se této podmínce přiblížit. Z podrobnějšího rozboru funkce detektoru podle obr. 4 vyplývá, že při nesymetrii zpoždění ve větvích fázového detektoru (klopný obvod 2,
216986 4 hradlo J - první vstup Ji a proudový zdroj 2» klopný obvod 2, hradlo J, τ druhý vstup 32 a proudový zdroj 6) se ve fázové smyčce rozdíl zpožděni přetransformuje na nenulovou základní fázi mezi signály A, B. Fázové smyčka druhého řádu i typu bude pak regulovat změnu kmitočtu na konstatntí nenulový rozdíl fází signálů A, B. Z toho vyplývá, že zpoždění případně nesymetrie zpoždění nemají vliv na pronikání srovnávacího kmitočtu a jeho harmonických do výstupu detektoru C. Šířka proudových impulsů na výstupech %2, 62 proudových zdrojů 6 je shodná TI = T2.
Složitější situace vzniká při nerovnosti proudů 11, 12 proudových zdrojů 2, 6. Při rovnovážném stavu fázové smyčky se nemění náboj na vstupní kapacitě RC filtru 2 (AQc = 0, za předpokladu nekonečně velikého odporu, kterým je kondenzátor v RC filtru 2 vybíjen). To znamená, že při 11 =12 musí platit rovnice I1T1 = I2T2, ze které vyplývá rovnost šířek impulsů TI = T2.
Při nerovnosti proudů 11 a 12 musí opět v rovnovážném stavu platit podmínka aQc = 0.
Z této podmínky vyplývá vztah
T2
T1 což reprezentuje nerovnost šířek proudových impulsů TI, T2 na výstupech 52. 62 proudových zdrojů £, 6. Z toho vyplývá, že nerovnost proudů 11, 12 je smyčkou v rovnovážném stavu transformována na nenulovou základní fázi mezi signály A, B s tím, že šířky impulsů na výstupech 1 2. 22 klopných obvodů 2, 2 nebudou stejné.
Nerovnost šířek impulsů způsobuje větší pronikání srovnávacího kmitočtu a jeho harmonických složek na výstup detektoru C. Proto je výhodné při návrhu lineární části detektoru zajistit pokud je to možné rovnost proudů 11 , 12 proudových zdrojů jj, 6. V každém případě tj. i při nerovnosti proudů je pronikání srovnávacího kmitočtu a jeho harmonických složek u detektoru podle vynálezu podstatně menší než u detektoru podle obr. 2, což vyplývá ze srovnáni obr. 3 a obr. 5.
Podstatnou výhodou detektoru podle vynálezu je velmi jednoduchá realizace zpožďovacího obvodu 2 pomocí několika hradel OR nebo AND, případně dvojic hradel NOR nebo NAND. To je výhodné především pro případný převod fázového detektoru podle obr. 4 do hybridní nebo monolitické formy.
Některé firmy vyrábějí fázové detektory v monolitické formě, jejichž logická struktura je znázorněna na obr. 6 bez zpožďovacího obvodu 2· Tato struktura je optimalizovaná z hlediska pronikání srovnávacího kmitočtu a jeho harmonických složek na výstupy 24. 104 druhého hradla 2 a desátého hradla JO,. Logická struktura podle obr. 6 bez zpožďovacího obvodu 2 je často používaná i v integrovaných obvodech s vyšší hustotou integrace, určených pro syntezá tory kmitočtu, například S 187, MC 145 68 atd. Mrtvou oblast fázového detektoru používaného v obvodech s vyšším stupněm integrace můžeme rovněž odstranit pomocí zpožďovacího obvodu Nejvhodnější z hlediska symetrie větví detektoru je možnost zařazení zpožďovacího obvodu 2 podle obr. 6, tj. mezi výstup 55 hradla vstupy 22, 101 hradel 2, 10. Funkce fázového detektoru s digitální částí podle obr. 6 je stejná jako v případě detektoru podle obr. 4. Proto i zde platí závěry vyplývající z rozboru funkce detektoru podle obr. 4.
Claims (1)
- Zapojení fázového detektoru se zpožďovacím členem tvořeného prvním klopným obvodem, druhým klopným obvodem, hradlem, prvním proudovým zdrojem, druhým proudovým zdrojem a RC filtrem vyznačené tím, že výstup (33) třetího hradla (3) je připojen na vstup (41) zpožďovacího obvodu (4), jehož výstup (42) je připojen na nulovací vstup (13) prvního klopného obvodu (1) a na nulovací vstup (23) druhého klopného obvodu (2).4 listy výkresů
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS124080A CS216986B1 (cs) | 1980-02-22 | 1980-02-22 | Zapojení fázového detektoru se zpožďovacím členem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS124080A CS216986B1 (cs) | 1980-02-22 | 1980-02-22 | Zapojení fázového detektoru se zpožďovacím členem |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS216986B1 true CS216986B1 (cs) | 1982-12-31 |
Family
ID=5346285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS124080A CS216986B1 (cs) | 1980-02-22 | 1980-02-22 | Zapojení fázového detektoru se zpožďovacím členem |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS216986B1 (cs) |
-
1980
- 1980-02-22 CS CS124080A patent/CS216986B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5184093A (en) | Frequency synthesizer | |
| US5315269A (en) | Phase-locked loop | |
| KR100192832B1 (ko) | 반도체집적회로 | |
| US5699005A (en) | Clock generator for generating a system clock causing minimal electromagnetic interference | |
| US20020136341A1 (en) | Fractional-N frequency synthesizer with fractional compensation method | |
| US6005420A (en) | Frequency multiplying circuit having a greater multiplying ratio | |
| KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
| KR960012738A (ko) | 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법 | |
| JPS6256689B2 (cs) | ||
| GB1173203A (en) | Improvements in or relating to Variable Frequency Crystal Stabilised Signal Generators | |
| US9806701B1 (en) | Digital frequency multiplier to generate a local oscillator signal in FDSOI technology | |
| CS216986B1 (cs) | Zapojení fázového detektoru se zpožďovacím členem | |
| US12081220B2 (en) | Clock synthesis, distribution, and modulation techniques | |
| Lynch et al. | A mode locked array of coupled phase locked loops | |
| US3460067A (en) | Precision wideband frequency modulator for injection locking a tuneable rf source | |
| KR970055559A (ko) | Pll 회로와 pll 회로용 노이즈 감소 방법 | |
| US4320356A (en) | High speed frequency acquisition apparatus for microwave synthesizers | |
| US4290030A (en) | Atomic frequency standard using free induction technique | |
| US4706047A (en) | Frequency extended digitally generated FM | |
| US6091270A (en) | Process for multiplying the frequency of a clock signal with control of the duty ratio, and corresponding device | |
| SU706923A1 (ru) | Устройство дл формировани фазоманипулированных колебаний | |
| KR100769690B1 (ko) | 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치 | |
| CA2048761C (en) | Frequency division network having low phase noise | |
| Wolfson | A very small frequency generator system for spread spectrum EHF applications | |
| JP3164160B2 (ja) | 周波数シンセサイザおよびパルス列発生器 |