CS215519B1

CS215519B1 - Reversing counter connection in Aiken code

Info

Publication number: CS215519B1
Application number: CS842078A
Authority: CS
Inventors: Igor Holub
Original assignee: Igor Holub
Priority date: 1978-12-15
Filing date: 1978-12-15
Publication date: 1982-08-27

Abstract

Vytvoření vratného čítače, jehož obsah lze jednoduše převést na dekadický komplement, dále zjednodušení obvodů a lepší eliminace negativního vlivu hazardních stavů na spolehlivost čítače. Zapojení -vytvořené alespoň ze dvou čtyřvstupových negovaných součinových hradel a alespoň ze čtyř stupňů vratného čítače, přičemž každý stupeň obsahuje dva otevírací obvody, například invertory, dvě negovaná součinová hradla, jedno čtyřvstupové negované součinové hradlo a jeden dvoustavový klopný obvod typu D, čtyři vstupy a 6 výstupů. Zapojení má dva vstupy a dva výstupy, vždy jeden pro čítání vpřed a jeden pro čítání vzad.Creation of a reversible counter, the content of which can be easily converted to a decimal complement, further simplification of circuits and better elimination of the negative influence of hazardous states on the reliability of the counter. Circuitry - created from at least two four-input negated product gates and at least four stages of the reversible counter, each stage containing two opening circuits, for example inverters, two negated product gates, one four-input negated product gate and one two-state D-type flip-flop, four inputs and 6 outputs. The circuit has two inputs and two outputs, one for counting forward and one for counting backward.

Description

215519215519

Vynález se týká zapojení vratného čítače,pracujícího· v Aikenově kódu, s universálnímpoužitím, které je však zejména vhodné propoužití tehdy, když je výhodná jeho reakcena nábožnou hranu vstupního impulsu — ataké když je výhodný jeho· komplementárníkód. Zapojení podle vynálezu je při srov-nání s dosud známými podobnými zapojení-mi značně jednodušší.BACKGROUND OF THE INVENTION The present invention relates to the use of a reversing counter operating in Aiken code with universal use, which is, however, particularly suitable for use when its reactive religious edge of the input pulse is advantageous, as well as its complementary code. The connection according to the invention is considerably simpler when compared to the previously known similar circuits.

Dosud známé koncepce vratných čítačůjsou založeny na principu synchronního sy-stému, při němž všechny obvody, které ma-jí změnit svůj stav, jej mění současně. Tytosynchronní obvody jsou podstatně složitějšíinež obvody asynchronní, avšak jejich použi-tí je vynuceno vlastnostmi klopných obvo-dů dosud používaných pro· tyto účely. Před-ností synchronních vratných čítačů je vyš-ší dosažitelná pracovní rychlost než u asyn-chronních vratných čítačů.The so far known reciprocating counters are based on the principle of a synchronous system in which all circuits that change their state change it simultaneously. Tytosynchronous circuits are much more complex asynchronous circuits, but their use is enforced by the properties of the flip-flops used so far for these purposes. The advantage of synchronous reversing counters is the higher achievable operating speed than with asynchronous reversible counters.

Nevýhody a nedostatky synchronního sy-stému vratných čítačů, to znamená zejmé-na podstatně větší složitost obvodů, a dálenegativní vliv hazardních stavů na spolehli-vou činnost čítače potlačuje a naopak umož-ňuje velmi jednoduše převést obash čítačena jeho dekadický komplement zapojení po-dle vynálezu, které se týká zapojení vrat-ného· čítače pracujícího v Aikenově kódu suniverzálním použitím, jehož podstatou jezapojení vytvořené alespoň ze dvou čtyř-vstupových negovaných součinových hradela alespoň ze čtyř stupňů vratného čítače,přičemž každý stupeň má jednak prvnívstup, určený pro přívod impulsů pro· čítánívpřed a připojený ke vstupu prvního oteví-racího obvodu, například invertoru, jednakdruhý vstup, určený pro přívod impulsů pročítání vzad a připojený ke vstupu druhéhootevíracího obvodu, například invertoru.Dále má jednak první výstup, připojený kvýstupu prvního negovaného součinovéhohradla, jednak druhý výstup, připojený kvýstupu druhého negovaného součinovéhohradla, přičemž výstup prvního otevíracíhoobvodu je spojen jednak s prvním vstupemprvního· negovaného součinového hradla,jednak s pátým výstupem stupně. Výstup druhého otevíracího obvodu jespojen jednak se druhým vstupem druhéhonegovaného součinového hradla, jednak sešestým výstupem stupně. Druhý vstup první-ho negovaného součinového hradla je připo-jen jednak ke vstupu D dvoustavového· klop-ného· obvodu typu D, jednak k jeho negova-nému výstupu Q, jednak ke čtvrtému výstu-pu stupně. První vstup druhého negované-ho součinového hradla je připojen jednakk přímému výstupu Q dvoustavového klop-ného· obvodu typu D, jednak k třetímu vý-stupu stupně. První vstup zapojení, určenýpro přívod sledu čítaných impulsů při čítá-ní vpřed, je připojen k prvnímu vstupu prv-ního stupně. Druhý vstup zapojení, určenýpro přívod sledu čítaných impulsů při čítá-ní vzad, je připojen ke druhému vstupu prv-ního stupně, jehož první výstup pro přenos do vyššího řádu při čítání vpřed je připo-jen k prvnímu vstupu druhého stupně a je-hož druhý výstup pro přenos do vyššího řá-du při čítání vzad je připojen ke druhémuvstupu druhého stupně. Obdobně oba výstu-py druhého stupně, to znamená první a dru-hý výstup, jsou připojeny k odpovídajícímoběma vstupům, to znamená k prvnímu a kedruhému vstupu třetího stupně, a dále prv-ní a druhý výstup třetího stupně jsou připo-jeny k odpovídajícím prvnímu a druhémuvstupu čtvrtého stupně, jehož první výstupje připojen k prvnímu výstupu zapojení propřenos do vyššího řádu při čítání vpřed ajehož druhý výstup je připojen ke druhémuvýstupu zapojení pro· přenos do vyššího řá-du při čítání vzad. Pátý výstup prvníhostupně je spojen se druhým vstupem první-ho čtyřvstupového negovaného součinové-ho hradla, jehož první vstup je spojen setřetím výstupem prvního stupně. Šestý vý-stup prvního stupně je spojen se druhýmvstupem druhého čtyřvstupového negované-ho součinového hradla, jehož první vstup jespojen se čtvrtým výstupem prvního stupně.The drawbacks and drawbacks of the synchronous counter counters, that is to say, the considerably greater circuit complexity, and the negative influence of the gambling state on the reliable counter operation, and vice versa, make it very easy to convert the counter of its decadal complement engagement according to the invention. which relates to a back-up counter operating in Aiken's code by a universal application, the essence of which is constituted by at least two four-input negated product gates of at least four degrees of the return counter, each stage having a first input for impulses for · forward and connected to the input of the first open circuit, for example an inverter, a second input intended for inputting pulses read backward and connected to the input of the second opening circuit, for example an inverter. on the other hand, the second output connected to the output of the second negated product gate, wherein the output of the first opening circuit is connected with the first input of the first negated product gate and with the fifth output of the stage. The output of the second opening circuit is connected to the second input of the second-gate product gate and to the sixth output of the stage. The second input of the first negated product gate is connected, on the one hand, to the input D of the two-state flip-flop circuit D, to its negative output Q and to the fourth output of the stage. The first input of the second negated product gate is connected to the direct output Q of the two-state flip-flop circuit D and to the third output of the step. The first input of the circuit intended for supplying a sequence of read pulses when counting forward is connected to the first input of the first stage. The second input of the input, intended for supplying the sequence of read pulses when counting back, is connected to the second input of the first stage, the first output of which to transmit to the higher order when counting forward is connected to the first input of the second stage and the second the output for transmission to the higher order when counting back is connected to the second input of the second stage. Similarly, the two outputs of the second stage, that is, the first and second outputs, are connected to the corresponding inputs, that is, the first and second inputs of the third stage, and the first and second outputs of the third stage are connected to the corresponding first ones. and a second input of the fourth stage, the first output of which is connected to the first output of the higher order transmission in forward counting, and the second output is connected to the second output of the connection for transmission to the higher order when counting backward. The fifth output first is connected to the second input of the first four-input negated product gate, the first input of which is connected by a third output of the first stage. The sixth output of the first stage is connected to the second input of the second four-input negated product gate, the first input of which is connected to the fourth output of the first stage.

Podle vynálezu třetí vstup druhého stupněje spojen se třetím vstupem třetího stupně,dále se třetím vstupem čtvrtého stupně a svýstupem prvního· negovaného čtyřvstupo-vého součinového· hradla, jehož třetí vstupje spojen se čtvrtým výstupem čtvrtéhostupně a jehož čtvrtý vstup je spojen se tře-tím výstupem třetího stupně. Čtvrtý vstupdruhého· stupně je spojen se čtvrtým vstu-pem třetího stupně, dále se čtvrtým vstupemčtvrtého stupně a s výstupem druhého čtyř-vstupového negovaného součinového hradla,jehož třetí vstup je spojen se třetím výstu-pem čtvrtého stupně a jehož čtvrtý vstup jespojen se čtvrtým výstupem třetího· stupně.První vstup každého stupně je spojen s prv-ním vstupem· čtyřvstupového negovanéhosoučinového hradla, druhý vstup každéhostupně je spojen se čtvrtým vstupem čtyř-vstupového negovaného· součinového hrad-la, jehož druhý vstup je připojen ke třetí-mu vstupu stupně, třetí vstup je připojen kečtvrtému vstupu stupně a negovaný výstupje připojen ke vstupu TC dvoustavovéhoklopného obvodu typu D.According to the invention, the third input of the second stage is connected to the third input of the third stage, further to the third input of the fourth stage and the output of the first four-input product gate, the third input of which is connected to the fourth output in the fourth order and whose fourth input is connected to the third output third degree. The fourth input of the second stage is connected to the fourth input of the third stage, the fourth input of the fourth stage and the output of the second four-input negated product gate, the third input of which is connected to the third output of the fourth stage and whose fourth input is connected to the fourth output of the third The first input of each stage is connected to the first input of a four-input negated gate, the second input is connected to the fourth input of a four-input negated product gate, whose second input is connected to the third input of the stage, the third the input is connected to the fourth stage input and the negated output is connected to the TC input of the D-type flip-flop.

Podstata vynálezu je dále objasněna po-mocí výkresů, na nichž je znázorněno naobr. 1 — blokové schéma zapojení vratné-ho čítače v Aikenově kódu, na obr. 2 — za-pojení jednoho stupně vratného čítače.The invention is further illustrated by the drawings, in which FIG. 1 is a block diagram of a return counter in Aiken's code, FIG.

Na obr. 1 je první vstup 23 zapojení, urče-ný pro přívod sledu čítaných impulsů přičítání vpřed, připojen k prvnímu vstupu 1prvního stupně 31 vratného čítače v Aike-nově kódu. Podobně druhý vstup 24 zapo-jení, určený pro· přívod sledu čítaných im-pulsů při čítání vzad, je připojen ke druhé-mu vstupu 4 prvního stupně 35 vratného čí-tače. Třetí vstup 53 prvního stupně 35 ačtvrtý vstup 54 prvního stupně 35 nejsou vzapojení využity. První výstup 10 a druhývýstup 7 prvního stupně 35 jsou připojeny 213319 k odpovídajícím prvnímu a druhému vstupudruhého stupně 36, jehož první a druhý vý-stup jsou opět připojeny k odpovídajícímprvnímu a druhému vstupu třetího stupně37, jehož první a druhý výstup jsou připoje-ny k odpovídajícím prvnímu a druhému vstu-pu čtvrtého stupně 38. První výstup 49 čtvr-tého stupně 38 je připojen k prvnímu výstu-pu 51 zapojení vratného čítače a druhý vý-stup 56 čtvrtého stupně 38 je připojen kedruhému výstupu 52 zapojení vratného číta-če. Přitom první výstup 51 zapojení je určenpro čítání vpřed a druhý výstup 52 zapojeníje určen pro čítání vzad. Zapojení stupňů36, 37, 38 je stejné jako· zapojení stupně 35podle obr. 2. Pátý výstup 12 prvního stupně 35 je spo-jen se druhým vstupem prvního čtyřvstupo-vého negovaného- součinového hradla 29, je-hož první vstup je spojen se třetím výstu-pem 16 prvního stupně 35, určeným pro· in-dikaci stavu při čítání vpřed. Třetí vstup 39druhého stupně 36 je spojen se třetím vstu-pem 41 třetího stupně 37, se třetím vstupem45 čtvrtého stupně 38 a s výstupem prvníhočtyřvstupového negovaného· součinovéhohradla 29, jehož třetí vstup je spojen sečtvrtým výstupem 48 čtvrtého· stupně 38 ajehož čtvrtý vstup je spojen se třetím výstu-pem 43 třetího stupně 37. Šestý výstup 13 prvního stupně 35 je spo-jen se druhým vstupem druhého čtyřvstu-pového negovaného součinového hradla 30,jehož první vstup je spojen se čtvrtým vý-stupem 17 prvního stupně 35, určeným proindikaci stavu při čítání vzad. Čtvrtý vstup40 druhého stupně 36 je spojen se čtvrtýmvstupem 42 třetího stupně 37, se čtvrtýmvstupem 46 čtvrtého stupně 38 a s výstupemdruhého čtyřvstupového negovaného souči-nového hradla 30, jehož třetí vstup je spo-jen se třetím výstupem 47 čtvrtého stupně38 a jehož čtvrtý vstup je spojen se čtvrtýmvýstupem 44 třetího stupně 37.In Fig. 1, the first input 23 of the circuit, intended for supplying a sequence of read forward pulses, is connected to the first input of the first stage 31 of the return counter in the Aike-newly code. Similarly, the second input 24 for determining the reverse pulse sequence is connected to the second input 4 of the first stage 35 of the return counter. The third stage 53 first stage 35 and the fourth stage 54 first stage 35 are not utilized. The first output 10 and the second output 7 of the first stage 35 are connected 213319 to the corresponding first and second inputs of the second stage 36, whose first and second outputs are again connected to the corresponding first and second inputs of the third stage 37, the first and second outputs of which are connected to corresponding ones. The first output of the fourth stage 38 is connected to the first output 51 of the return counter and the second output 56 of the fourth stage 38 is connected to the second output 52 of the reverse counter connection. In this case, the first connection output 51 is intended for forward counting and the second connection output 52 is for reverse counting. The engagement of steps 36, 37, 38 is the same as engagement of stage 35 according to FIG. 2. The fifth output 12 of the first stage 35 is connected to the second input of the first four-input negated product gate 29 so that the first input is connected to the third output -pem 16 of the first stage 35, designed to indicate a forward counting condition. The third input 39 of the second stage 36 is connected to the third input 41 of the third stage 37, the third input 45 of the fourth stage 38 and the output of the first four input negated product 29, the third input of which is connected to the fourth output 48 of the fourth stage 38, and the fourth input is connected to the third. The third output 13 of the first stage 35 is coupled to the second input of the second four-stage negated product gate 30, the first input of which is connected to the fourth output 17 of the first stage 35, intended to indicate the counting state. backward. The fourth input 40 of the second stage 36 is connected to the fourth input 42 of the third stage 37, with the fourth input 46 of the fourth stage 38 and the output of the second four input negated gate 30, whose third input is connected to the third output 47 of the fourth stage 38 and whose fourth input is connected to third exit 44 of third degree 37.

Na obr. 2 je první vstup 1 prvního stupněČíslo stavu 38 35 vratného· čítače pracujícího· v Aikenověkódu, určený pro přívod impulsů pro čítá-ní vpřed, připojen jednak ke vstupu prvníhootevíracího obvodu 11, například invertoru,jednak k prvnímu vstupu čtyřvstupového ne-govaného součinového hradla 55. Druhývstup 4 prvního stupně 35, určený pro pří-vod impulsů pro čítání vzad, je připojen jed-nak ke vstupu druhého otevíracího obvodu5, jednak ke čtvrtému vstupu čtyřvstupové-ho negovaného součinového hradla 55, je-hož negovaný výstup je připojen ke vstupuTC dvoustavového klopného obvodu 8 typuD. Výstup prvního otevíracího obvodu 11 jespojen jednak s prvním vstupem prvního ne-govaného součinového hradla 3, jednak spátým výstupem 12 prvního stupně 35. Vý-stup druhého· otevíracího obvodu 5 je spo-jen jednak se druhým vstupem druhého ne-govaného součinového hradla 6, jednak sešestým výstupem* 1 11 13 prvního stupně 35. Vý-stup prvního negovaného součinového· hrad-la 3 je připojen k prvnímu výstupu 10 prv-ního stupně 35 a výstup druhého negované-ho součinového hradla 6 je spojen se dru-hým výstupem 7 prvního stupně 35. Třetívstup 53 prvního· stupně 35 je spojen se dru-hým vstupem čtyřvstupového negovanéhosoučinového hradla 55, jehož třetí vstup jespojen se čtvrtým vstupem 54 prvního stup-ně 35. Vstup D dvoustavového klopného ob-vodu typu D je spojen s jeho negovanýmvýstupem Q, se druhým· vstupem prvníhonegovaného součinového hradla 3 a se čtvr-tým výstupem 17 prvního· stupně 35, zatím-co třetí výstup 16 prvního stupně 35 je spo-jen s přímým výstupem Q dvoustavového•obvodu 8 typu D a s prvním vstupem dru-hého negovaného součinového hradla 6.Dvoustavový klopný obvod 8 typu D a čtyř-vstupové negované součinové hradlo 55 tvo-ří dvoustavový obvod 2. Činnost vratného čítače pracujícího v Ai-kenově kódu je snadno vysvětlitelná pomo-cí následující logické tabulky:FIG. 2 shows the first input 1 of the first stage of the counter 38, which is operable in the Aiken code for supplying pulses for counting forward, connected to the input of the first opening circuit 11, e.g. The second step 4 of the first stage 35, intended for imparting pulses for counting backwards, is connected to the input of the second opening circuit 5, on the one hand, and to the fourth input of the four-input negated product gate 55, when the negated output is connected to the input CT of the two-state flip-flop 8 of type D. The output of the first opening circuit 11 is connected to the first inlet of the first non-gated product gate 3 and to the inlet 12 of the first stage 35. On the one hand, the outlet of the second opening circuit 5 is connected to the second inlet of the second non-gated product gate 6, on the one hand, the sixth outlet * 1113 of the first stage 35 is connected. The output of the first negated product gate 3 is connected to the first output 10 of the first stage 35 and the output of the second negated product gate 6 is connected to the second output 7 stage 35 is connected to a second input of a four-input negated gate 55, the third input of which is connected to the fourth input 54 of the first stage 35. The input D of the two-stage flip-flop is connected to its negated output Q, with the second · input of the first-gated product gate 3 and the fourth-output 17 of the first · Grade 35, while the third in step 16 of first stage 35 is coupled with direct output Q of binary circuit 8 of type D and of first input of second negated product gate 6. Two-state flip-flop 8 of type D and four-input negated product gate of 55 form binary circuit 2 The operation of the Ai-ken's reversing counter is easily explained by the following logical table:

Logický stav stupně37 36 35 0 0 1 0 2 0 3 0 4 0 5 0 6 0 7 0 8 1 9 1 10 1 11 1 12 1 13 1 14 1 15 1 0 0 ,0 0 0 il 0 10. 0 1 1 a o o 10 1 1 1 o 111o o o 0 0 1 0 10 0 11 1 o o 10 ,1 1 1 o 111Logic state of degree37 36 35 0 0 1 0 2 0 3 0 4 0 5 0 6 0 7 0 8 1 9 1 10 1 11 1 12 1 13 1 14 1 15 1 0 0, 0 0 0 il 0 10. 0 1 1 aoo 10 1 1 1 o 111o oo 0 0 1 0 10 0 11 1 oo 10, 1 1 1 o 111

Claims

The return counter connected in accordance with the invention operates as a binary counter which omits the fifth to tenth state in each counting direction, that is to say in forward and backward counting. As the fifth state comes forward, then the logic circuit, that is, the first four-input unalloyed product gate, is flipped flip-flops in the second, third, and fourth stages, so that the fifth state changes to the eleventh state. By analogy, however, when counting backward when the tenth state occurs, it is immediately changed to the fourth state. The third inputs and the fourth inputs of the second, third and fourth stages are designed to reduce the capacity citation. The fifth output and the sixth output of the first stage are the engagement of a reversing counter operating in the A-ken code, with universal use, formed from at least two four-input non-gated product gates and at least four degrees of the counter; on the one hand, each counter of the return counter has a first input for inputting a pulse for counting forward and connected to an input of a first open circuit, for example an inverter, one second input for pulse input for counting backwards and connected to an input of a second opening circuit, e.g. on the other hand, the first output connected to the output of the first negated product gate and the second output connected to the output of the second negated product gate, the output of the first opening circuit being connected to the first input of the first negated product gate , on the other hand, with the fifth output stage the output of the second opening circuit is, on the one hand, the second input of the second unadulterated product gate and the sixth output of the stage, the second input of the first negated product gate is connected, on the one hand, to the input D of the two-way hinge circuit D, first output of the second negated gate is connected to the direct output Q of the two-state flip-flop type D, and to the third output of the step, and the first input of the input is determined by for inputting a sequence of read forward pulses, it is connected to the first input of the first stage, the second input of the connection, intended for supplying the sequence of read pulses at the read back, is connected to the second input stage, the first output of which to the higher the order of forward counting is connected to the first input of the second stage and the second output to the second stage s to the higher order when counting backwards is connected to the second input of the second stage, and likewise both outputs, that is to say the first and second outputs of the second stage, are connected to the corresponding first and second inputs of the third stage of the negated pulses on the first and second inputs first degree. At the third and fourth outputs of the first, third and fourth stages, there are pulses indicating the forward and reverse counts. One possible modification of the circuit according to the invention is the creation of a fifth input for the first and second four-input negative product gate. This would allow the decimal counter to be converted to a binary counter by converting a suitable logic level. However, such a conversion can also be achieved in such a way that the two power inputs of the first and second four-input gates are connected to the pole of the source which, by its polarity, corresponds to the logical one. SUMMARY OF THE INVENTION The steps, further, the first and second outputs of the third step are connected to corresponding first and second inputs of the fourth stage, the first output of which is connected to the first output of the circuit for transmission to the higher order of forward counting and whose second output is connected to the second output of the transmission connection to a higher order of backward counting, the fifth output of the first-stage is the connection of the second input of the first four-input-validated product gate, the first input of which is connected to the third output of the first four-input negated product the gate, the first input of which is connected to the fourth output of the first stage, characterized in that the third input (3'9j of the second stage (36) is connected by the third input (41) of the third stage (37), further with the third input (45) of the fourth stage (38) and β the output of the first four-in-one the negated product gate (29), the third input of which is connected to the fourth output (48) of the fourth stage (38) and whose fourth input is connected to the third output (43) of the third stage (37), while the fourth input ( 40) of the second stage (36) is connected to the fourth input (42) of the third stage (37), the fourth input (46) of the fourth stage (38) and the output of the second four-input un-gated product gate (30), of which the third the input is connected to the third output (47) of the fourth stage (38) and the fourth input is connected to the fourth output (44) of the third-stage (37), the first input (1) of each stage (35, 36, 37, 38 ) is connected to the first input of the four-input negated product gate (55), the second input (4) of each stage (35, 36, 37, 38) is coupled to the fourth input of the four-input non-produced product gate (55), the second input is connected to the third input (53) -stage, the third input is connected to the fourth stage input (54), and the negated output is connected to the TC input of the D-type hinged circuit (8).

2 sheets of drawings