CS214971B1

CS214971B1 - DC voltage output voltage stabilizer to other DC voltage

Info

Publication number: CS214971B1
Application number: CS440380A
Authority: CS
Inventors: Karel Hoder; Jiri Pavlik
Original assignee: Karel Hoder; Jiri Pavlik
Priority date: 1980-06-23
Filing date: 1980-06-23
Publication date: 1982-06-25

Abstract

Stabilizátor podle vynálezu je určen zejména pro impulzové napájecí zdroje bez síťového výkonového transformátoru a stabilizuje střední hodnotu výstupního napětí měniče, přičemž výstupy šířkově modulovaných impulzů jsou současně výstupy prvního a druhého klopného obvodu a tyto klopné obvody mají na své nulovací vstupy přiveden výstup generátoru hodinových impulzů. Na nastavovací vstup prvního klopného obvodu je přiveden výstup prvního součinového hradla a na nastavovací vstup druhého klopného obvodu výstup druhého součinového hradla. Vstup prvního součinového hradla a současně vstup druhého součinového hradla je spojen s výstupem tvarovacího obvodu, jehož vstup je spojen s výstupem monostabilního klopného obvodu. Druhý vstup prvního součinového hradla je spojen s prvním výstupem děliče kmitočtu, jeho druhý negovaný výstup je připojen ke druhému vstupu druhého součinového hradla. Řídicí vstup děliče kmitočtu je připojen k výstupu generátoru hodinových impulzů, jehož výstup je spojen se startovacím vstupem monostabilního klopného obvodu, přičemž mezi jeho svorkami je zapojen kondenzátor a na jednu jeho svorku je zapojena katoda diody. Anoda této diody je přes druhý odpor spojena s kolektorem tranzistoru PNP. Emitor tohoto tranzistoru je prvním odporem propojen se svorkou monostabilního klopného obvodu a tvoří vstup referenčního napětí. Báze tranzistoru PNP je spojena s kolektorem odporového děliče, který je složen z prvního a druhého odporu děliče. První odpor děliče je připojen na živou svorku regulovaného zdroje, na druhý odpor je zapojen filtrační kondenzátor.The stabilizer according to the invention is intended especially for pulsed power supplies without a mains power transformer and stabilizes the average value of the output voltage of the converter, while the outputs of the width-modulated pulses are simultaneously the outputs of the first and second flip-flops, and these flip-flops have the output of the clock pulse generator connected to their reset inputs. The output of the first product gate is connected to the setting input of the first flip-flop, and the output of the second product gate is connected to the setting input of the second flip-flop. The input of the first product gate and simultaneously the input of the second product gate are connected to the output of the shaping circuit, the input of which is connected to the output of the monostable flip-flop. The second input of the first product gate is connected to the first output of the frequency divider, its second negated output is connected to the second input of the second product gate. The control input of the frequency divider is connected to the output of the clock pulse generator, the output of which is connected to the start input of the monostable flip-flop, with a capacitor connected between its terminals and a cathode of a diode connected to one of its terminals. The anode of this diode is connected to the collector of the PNP transistor through the second resistor. The emitter of this transistor is connected to the terminal of the monostable flip-flop by the first resistor and forms the reference voltage input. The base of the PNP transistor is connected to the collector of a resistive divider, which is composed of the first and second divider resistors. The first divider resistor is connected to the live terminal of the regulated source, and a filter capacitor is connected to the second resistor.

Description

Řídicí vstup děliče kmitočtu je připojen k výstupu generátoru hodinových impulzů, jehož výstup je spojen se startovacím vstupem monostabilního klopného obvodu, přičemž mezi jeho svorkami je zapojen kondenzátor a na jednu jeho svorku je zapojena katoda diody. Anoda této diody je přes druhý odpor spojena s kolektorem tranzistoru PNP. Emitor tohoto tranzistoru je prvním odporem propojen se svorkou monostabilního klopného obvodu a tvoří vstup referenčního napětí. Báze tranzistoru PNP je spojena s kolektorem odporového děliče, který je složen z prvního a druhého odporu děliče. První odpor děliče je připojen na živou svorku regulovaného zdroje, na druhý odpor je zapojen filtrační kondenzátor.The control input of the frequency divider is connected to the output of the clock pulse generator, the output of which is connected to the start input of the monostable flip-flop, with a capacitor connected between its terminals and a diode cathode connected to one of its terminals. The anode of this diode is connected to the collector of the PNP transistor via a second resistor. The emitter of this transistor is connected by the first resistor to the terminal of the monostable flip-flop and forms the reference voltage input. The base of the PNP transistor is connected to a collector of a resistive divider that is composed of first and second resistor divider. The first resistor of the divider is connected to the live terminal of the regulated source, the second resistor is connected to the filter capacitor.

Vynález se týká stabilizátoru výstupního napětí tranzistorového měniče stejnosměrného napětí na jiné stejnosměrné napětí, určeného zejména pro impulzové napájecí zdroje bez síťového výkonového transformátoru.BACKGROUND OF THE INVENTION The present invention relates to an output voltage stabilizer of a DC-to-DC transistor converter designed especially for pulse power supplies without a mains power transformer.

Pro stabilizaci se dosud používá stabilizátorů, které řídí výkon zdroje v každé periodě měniče. Tyto stabilizátory pro správnou funkci vyžadují dodržet složité podmínky stability a jsou velmi náchylné k ovlivnění správné funkce rušivým elektromagnetickým polem vyzařovaným měničem. Stabilizátory podle vynálezu stabilizují střední hodnotu výstupního napětí měniče, jsou velmi jednoduché a nejsou náročné na dodržení podmínek stability a náchylné na rušení elektromagnetickým polem.So far stabilizers have been used to control the power of the power supply in each inverter period. These stabilizers for proper operation require complicated stability conditions and are very susceptible to interfering with proper operation by a disturbing electromagnetic field emitted by the transducer. The stabilizers according to the invention stabilize the mean value of the converter output voltage, are very simple and do not require compliance with stability conditions and are susceptible to electromagnetic field interference.

Podstaita vynálezu spočívá v tom, že výstupy šířkově modulovaných impulzů jsou současně výstupy prvního klopného obvodu a druhého klopného obvodu. Klopné obvody mají na své nulovací vstupy přivedeny řídicí impulzy z generátorů hodinových impulzů, přičemž na nastavovací vstup prvního klopného obvodu je přiveden výstup prvního součinového hradla, kdežto na nastavovací vstup druhého klopného obvodu výstup druhého součinového hradla, vstup prvního součinového hradla a současně vstup druhého součinového hradla je spojen s výstupem tvarovacího obvodu, jehož vstup je spojen s výstupem monostabilního klopného obvodu, druhý vstup prvého součinového hradla je spojen s prvním výstupem děliče kmitočtu, přičemž jeho druhý negovaný výstup je připojen ke druhému vstupu druhého součinového hradla a řídicí vstup děliče kmitočtu k výstupu generátoru hodinových impulzů, jehož výstup je spojen se startovacím vstupem monostabilního klopného obvodu, přičemž mezi jeho svorkami je zapojen kondenzátor a na jednu jeho svorku je též zapojena katoda diody, přičemž anoda této diody je ipřes druhý odpor spojena s kolektorem tranzistoru PNP, emitor tranzistoru PNP je prvním odporem propojen se svorkou monostabilního klopného obvodu a tvoří vstup referenčního napětí, báze tranzistoru PNP je spojena s kolektorem odporového děliče sestávajícího z prvního a druhého odporu děliče, přičemž první odpot je připojen na výstup napětí regulovaného zdroje, paralelně k druhému odporu je zapojen filtrační kondenzátor.The principle of the invention is that the outputs of the width modulated pulses are simultaneously outputs of the first flip-flop and the second flip-flop. The flip-flops have control pulses from the clock pulses on their reset inputs, and the first flip-flop setting input is fed to the first flip-flop setting input, while the second flip-flop setting input, the first flip-flop input and the second the gate is connected to the output of the forming circuit, the input of which is connected to the output of the monostable flip-flop, the second input of the first product gate is connected to the first output of the frequency divider, its second negated output is connected to the second input of the second product gate; the output of the clock pulse generator, the output of which is connected to the start input of the monostable flip-flop, with a capacitor connected between its terminals and a cathode of the diode connected to one of its terminals, the anode the diode is connected to the collector of the PNP transistor through the second resistor, the emitter of the PNP transistor is connected to the monostable flip-flop terminal and forms the reference voltage input, the base of the PNP transistor is connected to the collector of the resistive divider. is connected to the output voltage of the regulated source, a filter capacitor is connected in parallel to the second resistor.

Na výkresu jsou znázorněny příklady provedení podle vynálezu.The drawings show exemplary embodiments according to the invention.

Na obr. 1 je schéma zapojení stabilizátoru, na obr. 2 je časový diagram. První -klopný obvod 5 je opatřen výstupem 53, nulovacím vstupem a nastavovacím vstupem 51, druhý klopný obvod je opatřen výstupem 63 a vstupem 62, na nastavovací vstup 51 je přiveden výstup 31 prvního součinového hradla 3, na nastavovací vstup 61 je přiveden výstup 41 druhého součinového hradla 4, vstup 33 a vstup 42 je spojen s výstupem 72 tvarovacího obvodu 7, vstup 71 je spojen s výstupem 84 monostabilního klopného obvodu. 8. Dělič 'kmitočtu 2 je svým prvním výstupem spojen se vstupem 32 prvého součinového hradla 3. Na vstup 43 druhého součinového hradla 4 je připojen negovaný výstup 23. Řídicí vstup 21 děliče kmitočtu 2 je připojen k výstupu generátoru hodinových impulzů 1. Dále je v zapojení užit monostabilní klopný obvolá 8 se startovacím vstupem 81 a mezi jeho svorkami 82 a 83 je zapojen kondenzátor 9 a katoda diody 11, anoda této diody je zapojena přes odpor 19 s kolektorem 132 tranzistoru PNPFig. 1 is a schematic diagram of the stabilizer connection; Fig. 2 is a timing diagram. The first flip-flop 5 is provided with an output 53, a reset input and an adjusting input 51, a second flip-flop is provided with an output 63 and an input 62, the output 31 of the first gate 3 is connected to the adjusting input 51, the product gate 4, the inlet 33 and the inlet 42 are connected to the output 72 of the forming circuit 7, the inlet 71 is connected to the output 84 of the monostable flip-flop. 8. The frequency divider 2 is connected by its first output to the input 32 of the first product gate 3. A negative output 23 is connected to the input 43 of the second product gate 4. The control input 21 of the frequency divider 2 is connected to the output of the clock pulse generator 1. connection of monostable flip-flops 8 with start input 81 and between its terminals 82 and 83 is connected capacitor 9 and cathode of diode 11, anode of this diode is connected through resistor 19 with collector 132 of PNP transistor

13. Emitor 131 tohoto tranzistoru je prvním odporem 10 propojen na svorku 83 a báze 133 je spojena se středním vývodem odporového děliče tvořeného prvním odporem děliče 14 a druhým odporem děliče 15, paralelně k tomuto odporu je zapojen filtrační kondenzátor 16. Na obr. 2 je časový diagram, ze kterého vyplývá činnost zapojení stabilizátoru.13. The emitter 131 of this transistor is coupled to terminal 83 by a first resistor 10 and base 133 is coupled to the center terminal of the resistive divider formed by the first resistor 14 and the second resistor 15, in parallel to the resistor being a filter capacitor 16. FIG. a time diagram showing the operation of the stabilizer connection.

Řídicí signály XI, X2 neznázorněného tranzistorového měniče jsou vytvářeny klopnými obvody 5 a 8. Klopné obvody jsou nulovány závěrnou hranou hodinových impulzů H generátoru 1 a nastavovány výstupy součinových hradel 3 a 4 signálem PŘEPIS. Signál PŘEPIS je vytvářen každou nástupnou hranou signálu MON generovaným monostabilním klopným obvodem 8. Každým Impulzem H je nastaven vždy jeden klopný obvod 5 nebo 6, podle stavu děliče kmitočtu hodinových impulzů 2. Doba trvání výstupních impulzů XI, X2, je určena rozdílem doby hodinového impulzu tl a doby kyvu monostabilního obvodu 8 t_M0N. Časová mezera mezí dvěma hodinovými impulzy -t₀ je dána minimální povolenou dobou mezi sousedními pracovními impulzy nezbytnou pro omezení současného sepnutí obou tranzistorů měniče. Doba kyvu t_M0N monostabilního obvodu 8 je určena kapacitou kondenzátoru 9 a velikostí proudu 5 přiléhajícího do řídicího vstupu 83. Proud I je řízen prostřednictvím tranzistoru 13 velikostí rozdílu napětí děliče složeného z odporů 14 a 15 a referenčního napětí REF. Střední hodnota na výstupu děliče je vytvářena filtračním kondenzátorem. Počáteční, maximální, hodnotu doby t_M0N nastavujte odpor 10 tak, aby t_M0N < t_v The control signals X1, X2 of the transistor converter (not shown) are generated by flip-flops 5 and 8. Flip-flops are reset by the closing edge of the clock pulses H of generator 1 and adjusted by outputs of the product gates 3 and 4 by the OVERRIDE signal. The OVERRIDE signal is generated by each leading edge of the MON signal generated by the monostable flip-flop 8. Each pulse H is set to one flip-flop 5 or 6, depending on the state of the clock pulse divider 2. The duration of the output pulses XI, X2 is determined tl and the _swivel time of the monostable circuit 8 t _M0N . The time gap between two clock pulses -t ₀ is given by the minimum allowed time between adjacent operating pulses necessary to limit the simultaneous switching on of both transistors of the drive. The oscillation time t _{M0N of the} monostable circuit 8 is determined by the capacitance of the capacitor 9 and the magnitude of the current 5 adjacent to the control input 83. The current I is controlled by the transistor 13 by the magnitude of the divider voltage consisting of resistors 14 and 15 and the reference voltage REF. The mean value at the outlet of the divider is generated by the filter capacitor. Set the initial, maximum, time value t _{M0N to} 10 so that t _M0N <t _v

Claims

SUBJECT

Output voltage stabilizer of a DC / DC converter to another DC voltage, characterized in that the outputs

OF THE INVENTION The width modulated pulses (X1, X2) are simultaneously outputs (53) of the first flip-flop (5) and (63) of the second flip-flop (6), wherein these flip-flops have their reset inputs (52) and (62). output of the clock pulse generator (1), the output (31) of the first product gate (3) is brought to the setting input (51) of the first flip-flop (5), the output (41J of the second product the gate (4), the input (33) of the first product gate (3) and the inlet (42) of the second product gate (4) are connected to the output (72) of the forming circuit (7), the input (71) of which is connected to the output ( 84) a monostable flip-flop (8J), the second vistup (32) of the first product gate (3) is connected to the first output (22) of the frequency divider (2), its second negated output (23) being connected to the second input (43) of the second the product gate (4) and the gun control input (21) the output of the clock pulse generator is further coupled to the start input (81) of the monostable flip-flop (8), a capacitor (9) being connected between its terminals (82, 83) and the cathode of the diode (11) is also connected to the terminal (83), the anode of this diode being connected via a second resistor (12) to the collector (132) of the PNP transistor (13), the emitter (131) of the PNP transistor (13) being the first resistor ( 10) connected to the terminal (83) of the monostable flip-flop (8) and forms the reference voltage input (REF), the base (133) of the PNP transistor (13) is connected to the middle terminal of the resistive divider consisting of the first resistor of the divider (14) and the second resistor the first resistor (14) is connected to the output (REG) of the voltage of the regulated source, to the second resistor (15) a common conductor (ZEM) of this source, parallel to the second resistor of the divider (15) is connected a filter capacitor ).