CS213905B1 - Zařízení pro vnucování impulsů logické úrovně - Google Patents

Description

Vynález se týká zařízení pro vnucování impulsů logické úrovně opačné trvalému stavu v logických obvodech. Známá zařízení tohoto druhu jsou vytvořena jako složitý integrovaný obvod vysoké integrace, obsahující řádově tisíc součástek. Výroba takového zařízení je tedy značně nákladná a ekonomická jen ve velkých sériích. Tyto nevýhody jsou odstraněny u zařízení pro vnucování impulsů logické úrovně podle vynálezu, jehož.

podstata spočívá v tom, že zdroj spouštěcích impulsů je připojen na vstup prvního monostabilního klopného obvodu, jehož výstup je spojen se vstupem druhého monostabilního klopného obvodu a s bází prvního spínacího tranzistoru, výstup druhého monostabilního klopného obvodu je spojen s bází druhého spínacího tranzistoru, emitor prvního spínacího tranzistoru je spojen s kolektorem druhého spínacího tranzistoru a s výstupní elektrodou zařízení, kolektor prvního spínacího tranzistoru je spojen s první svorkou zářízení a emitor druhého spínacího tranzistoru je spojen s druhou svorkou zařízení.

Zařízení podle vynálezu je velice jednoduché, dá se proto vyrobil jako hybridní integrovaný obvod a jeho výroba se vyplácí i v malých sériích.

Příklad provedení zařízení podle vynálezu je zobrazen na výkrese, na němž je zařízení zobrazeno jako blokové schéma.

Zdroj ý spouštěcích impulsů je připojen na vstup prvního monostabilního klopného obvodu 2, jehož výstup je spojen se vstupem druhého monostabilního klopného obvodu J a se vstupem prvního zes ilovače 4, přičemž výstup druhého monostabilního klopného obvodu 2 je spojen se vstupem druhého zesilovače 5.·

Výstup prvního zesilovače £± je spojen s bází prvního spínacího tranzistoru 6, .výstup druhého zesilovače 5 je spojen s bází druhého tranzistoru 7. Emitor prvního spínacího tranzistoru 6 je spojen s kolektorem druhého spínacího tranzistoru 7 a s výstupní elektrodou 8 zařízení.

Kolektor prvního spínacího tranzistoru 6 je spojen s první svorkou 9 zařízení přes první spínací odpor ^; 11, kdežto emitor druhého spínacího tranzistoru 7 je spojen s druhou svorkou 10 zařízení přes druhý spínací odpor 12. Z konců prvního snímacího odporu 11 je vyvedena záporná proudová zpětná vazba na první zesilovač 4 a z konců druhého snímacího odporu 12 je vyvedena záporná proudová zpětná vazba na druhý zesilovač 5.

Zdroj _L spouštěcích impulsů může být opatřen tlačítkem 13 pro vyvolání jednotlivých impulsů nebo tlačítkem 13 pro spuštění serie impulsů o nastavitelném počtu impulsů a jejich opakovacím kmitočtu. Zařízení může být opatřeno vlastním zdrojem napájecího napětí, ale může být připojeno i na zdroj napájecího napětí prověřovaného obvodu, a to vždy pomocí první svorky 2. zařízení a druhé svorky 10 zařízení.

U provedení podle obrázku jsou použity jako první spínací tranzistor 6 a druhý spínací tranzistor j_ tranzistory NPN a proto je první svorka 9 zařízení připojena na kladný pol zdroje napájecího napětí, kdežto druhá svorka 10 je připojena na záporný pól zdroje napájecího napětí á ukostřena a tvoří druhou výstupní elektrodu zařízení.

V případě, že první spínací tranzistor 6 a druhý spínací tranzistor 7 jsou dostatečně dimenzovány, není třeba v zapojení prvního zesilovače 4 a druhého zesilovače 5., aniž by docházelo ke zničení prvního spínacího tranzistoru 6 a druhého spínacího tranzistoru7 v případě, že prověřovaný logický obvod je připojen na předcházející logický obvod se zkratem. Podobně nemusí být opatřeny zápornou proudovou zpětnou vazbou; v případě p južití prvního zesilovače 4 a druhého zesilovače 5.

ízení podle vynálezu pracuje následovně. Po připojení první svorky <·» zařízení a druhé svorky 10 zařízení na zdroj napájecího napětí spojíme druhou svorku 10 zařízení s ukostřeným bodem prověřovaného obvodu. Výstupní elektrodu 8 zařízení přiložíme na vstup prověřovaného obvodu, přičemž nerozhoduje, zda tento obvod je odpojen od zařízení, jehož je součástí, či nikoliv. Uvedením zdroje 1_ spouštěcích impulsů v činnost objeví sena výstupní elektrodě 8 zařízení příslušný počet impulsů, které sledujeme na výstupu prověřovaného obvodu osciloskopem, logickou sondou nebo jiným způsobem.

Spouštěcí impuls, který se objeví na výstupu zdroje'1 spouštěcích impulsů, překlopí první monostabilní kb mý obvod 2 a jeho výstupním signálem po případném zesílení, v prvním zesilovači 4 se otevře první spínací tranzistor 6. Druhý spínací tranzistor7 jé uzavřen, na výstupní elektrodě 8 zařízení je tedy napětí blížící se napájecímu napětí. Po uplynutí doby překlopení se první monostabilní klopný obvod 2 vrátí do původního stabilního stavu. Tím se uzavře první spínací tranzistor 6 a spustí se druhý monostabilní klopný obvod 2·'

Po jeho překlopení se výstupním signálem, případně zesíleným v druhém zesilovači 2, otevře druhý spínací tranzistor ]_. Na výstupní elektrodě 8 zařízení bude napětí blízké nule. Po uplynutí doby překlopení se druhý i monostabilní klopný obvod 2 vrátí do původního stabilního stavu a druhý spínací tranzistor 7 se uzavře.

První spínací tranzistor 6 je také uzavřen. Na výstupní elektrodě 8 zařízení bude napětí obvodu, na nějž je zařízení podle vynálezu připojeno.

První snímací odpor 11 a druhý snímací odpor 12 slouží ke snímání proudu protékajícího prvním spínacím tranzistorem 6 a druhým spínacím tranzistorem 7, přičemž úbytek napětí na nich řídi první zesilovač a druhý zesilovač 5 tak, aby první spínací tranzistor 6 a druhý spínací tranzistor nebyly poškozeny nadměrným proudem v případě poruchy v prověřovaném logickém obvodu.

Zařízení podle vynálezu dokáže během každého impulsu změnit logický stav na vstupu prověřovaného obvodu jak z úrovně logické nuly na úroveň logické jednotky nebo automaticky z úrovně logické jednotky na úroveň logické nuly a zpět.

Zařízení je použitelné pro veškeré diagnostické práce na zařízeních s logickými obvody, zejména při práci s obvody TTL. Zejména se osvědčuje při práci s čítači, kdy není třeba nic odpojovat, chceme-li do další dekády navolit určitý počet impulsů.

Claims (3)

PŘEDMĚT VYNÁLEZU

1 . Zařízení pro vnucování impulsů logické úrovně opačné trvalému stavu v logických obvodech, vyznačující se tím, že zdroj /1/ spouštěcích impulsů je připojen na vstup prvního monostabilního.klopného obvodu /

2/, jehož výstup je spojen se vstupem druhého monostabilního Mopného obvodu /3/ a s bází prvního spínacího tranzistoru /6/, výstup druhého monostabilního klopného obvodu /3/ je spojen s bází druhého spínacího tranzistoru /7/, emitor prvního spínacího tranzistoru /6/ je spojen s kolektorem druhého spínacího tranzistoru /7/ a s výstupní elektrodou /8/ zařízení, kolektor prvního spínacího tranzistoru /6/ je spojen :s první svorkou /9/ zařízení a emitor druhého spínacího tranzistoru /7/ je spojen s druhou svorkou /10/ zařízení.

J 2. Zařízení podle bodu 1, vyznačující se tím, že mezi výstupem prvního monostabilního klopného obvodu /2/ a bází prvního spínacího tranzistoru /6/ je zapojen první zesilovač /4/, a mezi výstupem druhého monostabilního klopného obvodu /3/ a bází druhého spínacího tranzistoru /7/ je zapojen druhý zesilovač /5/.

3. Zařízení podle bodu 2, vyznačující se tím, že kolektor prvního spínacího tranzistoru /6/ je spojen js první svorkou /9/ zařízení přes první snímací odpor /11/, emitor druhého spínacího tranzistoru /7/ je spojen s druhou svorkou /10/ zařízení přes druhý snímací odpor /12/, z obou konců prvního snímacího odporu /11/ je vyvedena záporná proudová zpětná vazba na první zesilovač /4/ a z konců druhého snímacího odporu /12/ je vyvedena záporná proudová zpětná vazba na druhý zesilovač /5/.