CS213905B1 - Apparatus for urging pulses of logical level - Google Patents
Apparatus for urging pulses of logical level Download PDFInfo
- Publication number
- CS213905B1 CS213905B1 CS798079A CS798079A CS213905B1 CS 213905 B1 CS213905 B1 CS 213905B1 CS 798079 A CS798079 A CS 798079A CS 798079 A CS798079 A CS 798079A CS 213905 B1 CS213905 B1 CS 213905B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- switching transistor
- amplifier
- output
- flop
- terminal
- Prior art date
Links
- 230000003321 amplification Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
Vynález se týká zařízení pro vnucování impulsů logické úrovně opačné trvalému stavu v logických obvodech. Známá zařízení tohoto druhu jsou vytvořena jako složitý integrovaný obvod vysoké integrace, obsahující řádově tisíc součástek. Výroba takového zařízení je tedy značně nákladná a ekonomická jen ve velkých sériích. Tyto nevýhody jsou odstraněny u zařízení pro vnucování impulsů logické úrovně podle vynálezu, jehož.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a device for forcing pulses of logic level opposite to a permanent state in logic circuits. Known devices of this kind are designed as a complex integrated circuit of high integration, containing thousands of components. The production of such a device is therefore very expensive and economical only in large batches. These drawbacks are eliminated with the logic level impulsion device according to the invention.
podstata spočívá v tom, že zdroj spouštěcích impulsů je připojen na vstup prvního monostabilního klopného obvodu, jehož výstup je spojen se vstupem druhého monostabilního klopného obvodu a s bází prvního spínacího tranzistoru, výstup druhého monostabilního klopného obvodu je spojen s bází druhého spínacího tranzistoru, emitor prvního spínacího tranzistoru je spojen s kolektorem druhého spínacího tranzistoru a s výstupní elektrodou zařízení, kolektor prvního spínacího tranzistoru je spojen s první svorkou zářízení a emitor druhého spínacího tranzistoru je spojen s druhou svorkou zařízení.characterized in that the source of the trigger pulses is connected to the input of the first monostable flip-flop whose output is connected to the input of the second monostable flip-flop and the base of the first switching transistor, the output of the second monostable flip-flop is connected to the base of the second switching transistor the collector of the first switching transistor is connected to the first terminal of the device, and the emitter of the second switching transistor is connected to the second terminal of the device.
Zařízení podle vynálezu je velice jednoduché, dá se proto vyrobil jako hybridní integrovaný obvod a jeho výroba se vyplácí i v malých sériích.The device according to the invention is very simple, therefore it can be manufactured as a hybrid integrated circuit and its production pays off in small series.
Příklad provedení zařízení podle vynálezu je zobrazen na výkrese, na němž je zařízení zobrazeno jako blokové schéma.An embodiment of the device according to the invention is shown in the drawing, in which the device is shown as a block diagram.
Zdroj ý spouštěcích impulsů je připojen na vstup prvního monostabilního klopného obvodu 2, jehož výstup je spojen se vstupem druhého monostabilního klopného obvodu J a se vstupem prvního zes ilovače 4, přičemž výstup druhého monostabilního klopného obvodu 2 je spojen se vstupem druhého zesilovače 5.·The trigger pulse source is connected to the input of the first monostable flip-flop 2, the output of which is connected to the input of the second monostable flip-flop J, and the input of the first amplifier 4, the output of the second monostable flip-flop 2 is connected to the input of the second amplifier 5.
Výstup prvního zesilovače £± je spojen s bází prvního spínacího tranzistoru 6, .výstup druhého zesilovače 5 je spojen s bází druhého tranzistoru 7. Emitor prvního spínacího tranzistoru 6 je spojen s kolektorem druhého spínacího tranzistoru 7 a s výstupní elektrodou 8 zařízení.The output of the first amplifier 50 is connected to the base of the first switching transistor 6, the output of the second amplifier 5 is connected to the base of the second transistor 7. The emitter of the first switching transistor 6 is connected to the collector of the second switching transistor 7 and to the output electrode 8 of the device.
Kolektor prvního spínacího tranzistoru 6 je spojen s první svorkou 9 zařízení přes první spínací odpor ; 11, kdežto emitor druhého spínacího tranzistoru 7 je spojen s druhou svorkou 10 zařízení přes druhý spínací odpor 12. Z konců prvního snímacího odporu 11 je vyvedena záporná proudová zpětná vazba na první zesilovač 4 a z konců druhého snímacího odporu 12 je vyvedena záporná proudová zpětná vazba na druhý zesilovač 5.The collector of the first switching transistor 6 is connected to the first terminal 9 of the device via the first switching resistor ; 11, while the emitter of the second switching transistor 7 is connected to the second terminal 10 of the device via the second switching resistor 12. The negative current feedback of the first amplifier 4 is drawn from the ends of the first sensing resistor 11 and the negative current feedback is second amplifier 5.
Zdroj _L spouštěcích impulsů může být opatřen tlačítkem 13 pro vyvolání jednotlivých impulsů nebo tlačítkem 13 pro spuštění serie impulsů o nastavitelném počtu impulsů a jejich opakovacím kmitočtu. Zařízení může být opatřeno vlastním zdrojem napájecího napětí, ale může být připojeno i na zdroj napájecího napětí prověřovaného obvodu, a to vždy pomocí první svorky 2. zařízení a druhé svorky 10 zařízení.The trigger pulse source 11 may be provided with a single pulse button 13 or a pulse series button 13 of an adjustable number of pulses and their repetition rate. The device may be provided with its own power supply, but it may also be connected to the power supply of the circuit under test, using the first terminal 2 of the device and the second terminal 10 of the device.
U provedení podle obrázku jsou použity jako první spínací tranzistor 6 a druhý spínací tranzistor j_ tranzistory NPN a proto je první svorka 9 zařízení připojena na kladný pol zdroje napájecího napětí, kdežto druhá svorka 10 je připojena na záporný pól zdroje napájecího napětí á ukostřena a tvoří druhou výstupní elektrodu zařízení.In the embodiment of the figure, NPNs are used as the first switching transistor 6 and the second switching transistor 1. Therefore, the first terminal 9 of the device is connected to the positive pole of the power supply, while the second terminal 10 is connected to the negative pole of the power supply. output electrode device.
V případě, že první spínací tranzistor 6 a druhý spínací tranzistor 7 jsou dostatečně dimenzovány, není třeba v zapojení prvního zesilovače 4 a druhého zesilovače 5., aniž by docházelo ke zničení prvního spínacího tranzistoru 6 a druhého spínacího tranzistoru7 v případě, že prověřovaný logický obvod je připojen na předcházející logický obvod se zkratem. Podobně nemusí být opatřeny zápornou proudovou zpětnou vazbou; v případě p južití prvního zesilovače 4 a druhého zesilovače 5.In case the first switching transistor 6 and the second switching transistor 7 are sufficiently sized, there is no need to connect the first amplifier 4 and the second amplifier 5 without destroying the first switching transistor 6 and the second switching transistor 7 in the event that the logic circuit under investigation is it is connected to the previous short circuit. Similarly, they need not be provided with negative current feedback; in the case of using the first amplifier 4 and the second amplifier 5.
ízení podle vynálezu pracuje následovně. Po připojení první svorky <·» zařízení a druhé svorky 10 zařízení na zdroj napájecího napětí spojíme druhou svorku 10 zařízení s ukostřeným bodem prověřovaného obvodu. Výstupní elektrodu 8 zařízení přiložíme na vstup prověřovaného obvodu, přičemž nerozhoduje, zda tento obvod je odpojen od zařízení, jehož je součástí, či nikoliv. Uvedením zdroje 1_ spouštěcích impulsů v činnost objeví sena výstupní elektrodě 8 zařízení příslušný počet impulsů, které sledujeme na výstupu prověřovaného obvodu osciloskopem, logickou sondou nebo jiným způsobem.The apparatus according to the invention operates as follows. After connecting the first device terminal 10 and the second device terminal 10 to the power supply, connect the second device terminal 10 to the ground point of the circuit under test. The output electrode 8 of the device is applied to the input of the circuit under test, it does not matter whether this circuit is disconnected from the device of which it is a part or not. By actuating the trigger pulse source 7, the hay detects an appropriate number of pulses to the output electrode 8 of the device that we monitor at the output of the circuit under test by an oscilloscope, logic probe, or other means.
Spouštěcí impuls, který se objeví na výstupu zdroje'1 spouštěcích impulsů, překlopí první monostabilní kb mý obvod 2 a jeho výstupním signálem po případném zesílení, v prvním zesilovači 4 se otevře první spínací tranzistor 6. Druhý spínací tranzistor7 jé uzavřen, na výstupní elektrodě 8 zařízení je tedy napětí blížící se napájecímu napětí. Po uplynutí doby překlopení se první monostabilní klopný obvod 2 vrátí do původního stabilního stavu. Tím se uzavře první spínací tranzistor 6 a spustí se druhý monostabilní klopný obvod 2·'The trigger pulse that appears at the output of the trigger pulse source 1 flips the first monostable circuit 2 and its output signal after any amplification, in the first amplifier 4 the first switching transistor 6 opens. The second switching transistor 7 is closed, at the output electrode 8. the device is therefore a voltage close to the supply voltage. After the rollover time has elapsed, the first monostable flip-flop 2 returns to its original stable state. This closes the first switching transistor 6 and starts the second monostable flip-flop 2 ''.
Po jeho překlopení se výstupním signálem, případně zesíleným v druhém zesilovači 2, otevře druhý spínací tranzistor ]_. Na výstupní elektrodě 8 zařízení bude napětí blízké nule. Po uplynutí doby překlopení se druhý i monostabilní klopný obvod 2 vrátí do původního stabilního stavu a druhý spínací tranzistor 7 se uzavře.Upon flipping it with the output signal, possibly amplified in the second amplifier 2, opens the second switching transistor. At the output electrode 8 of the device, the voltage will be close to zero. After the rollover time has elapsed, the second and monostable flip-flops 2 return to their original stable state and the second switching transistor 7 is closed.
První spínací tranzistor 6 je také uzavřen. Na výstupní elektrodě 8 zařízení bude napětí obvodu, na nějž je zařízení podle vynálezu připojeno.The first switching transistor 6 is also closed. At the output electrode 8 of the device will be the voltage of the circuit to which the device according to the invention is connected.
První snímací odpor 11 a druhý snímací odpor 12 slouží ke snímání proudu protékajícího prvním spínacím tranzistorem 6 a druhým spínacím tranzistorem 7, přičemž úbytek napětí na nich řídi první zesilovač a druhý zesilovač 5 tak, aby první spínací tranzistor 6 a druhý spínací tranzistor nebyly poškozeny nadměrným proudem v případě poruchy v prověřovaném logickém obvodu.The first sensing resistor 11 and the second sensing resistor 12 serve to sense the current flowing through the first switching transistor 6 and the second switching transistor 7, the voltage drop being controlled by the first amplifier and the second amplifier 5 so that the first switching transistor 6 and the second switching transistor are not damaged by excessive in the event of a fault in the logic circuit under test.
Zařízení podle vynálezu dokáže během každého impulsu změnit logický stav na vstupu prověřovaného obvodu jak z úrovně logické nuly na úroveň logické jednotky nebo automaticky z úrovně logické jednotky na úroveň logické nuly a zpět.The device according to the invention can change the logic state at the input of the circuit under review both from logical zero to logical unit level or automatically from logical unit level to logical zero level and back during each pulse.
Zařízení je použitelné pro veškeré diagnostické práce na zařízeních s logickými obvody, zejména při práci s obvody TTL. Zejména se osvědčuje při práci s čítači, kdy není třeba nic odpojovat, chceme-li do další dekády navolit určitý počet impulsů.The device can be used for all diagnostic work on devices with logic circuits, especially when working with TTL circuits. It is especially useful when working with counters, when there is no need to disconnect anything if we want to select a certain number of pulses for the next decade.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS798079A CS213905B1 (en) | 1979-11-21 | 1979-11-21 | Apparatus for urging pulses of logical level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS798079A CS213905B1 (en) | 1979-11-21 | 1979-11-21 | Apparatus for urging pulses of logical level |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS213905B1 true CS213905B1 (en) | 1982-04-09 |
Family
ID=5429824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS798079A CS213905B1 (en) | 1979-11-21 | 1979-11-21 | Apparatus for urging pulses of logical level |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS213905B1 (en) |
-
1979
- 1979-11-21 CS CS798079A patent/CS213905B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3689832A (en) | Resistance tester for producing an audible tone that varies with the resistance | |
| GB717106A (en) | Pulse amplifiers using transistors | |
| US3694748A (en) | Peak-to-peak detector | |
| JPH01231421A (en) | Comparator with latch circuit | |
| US3268738A (en) | Multivibrator using semi-conductor pairs | |
| US3227953A (en) | Bridge apparatus for determining the input resistance and beta figure for an in-circuit transistor | |
| CS213905B1 (en) | Apparatus for urging pulses of logical level | |
| US3617881A (en) | Dc voltage-testing and current-measuring circuit including differential amplifier | |
| US3671767A (en) | Hall effect switching device | |
| US3551796A (en) | Audio output device for testing leakage and continuity of a circuit | |
| DE2146086A1 (en) | Scanning device on an electricity meter | |
| US3582678A (en) | Pulse interval measurement apparatus | |
| US4225797A (en) | Pulse generator circuit triggerable by nuclear radiation | |
| US3436659A (en) | Meter circuit including synchronized switching means for measuring the "off" current in a train of pulses | |
| US3699415A (en) | Constant speed drive units for driving devices | |
| US3332015A (en) | Transistor checker using alternating line current in phase between emitter and base and emitter and collector for testing power transistors | |
| US2899642A (en) | hussey | |
| ES2029893T3 (en) | DEVICE FOR CHECKING IN DIRECT CURRENT OF THE IMPEDANCE OF AT LEAST ONE LINE OF POWER. | |
| SU650030A1 (en) | Method of checking transistors of diode-transostor logic device on the base of discrete elements | |
| US3383593A (en) | Gated pulse measuring circuit having reduced leakage current | |
| US3487386A (en) | Shiftable counter using a magnetic core as the counting element | |
| US3144604A (en) | Transistor thermal impedance test set employing a bridging type mercury relay | |
| US3535554A (en) | Bootstrap unloader | |
| SU771860A1 (en) | Square-pulse shaper | |
| Hahn et al. | A linear amplifier suitable for high counting rates |