CS213835B1

CS213835B1 - Direct Addressing End Member Connection

Info

Publication number: CS213835B1
Application number: CS944679A
Authority: CS
Inventors: Jindrich Cerveny; Jan Kouba; Jan Kroupa; Josef Lepic
Original assignee: Jindrich Cerveny; Jan Kouba; Jan Kroupa; Josef Lepic
Priority date: 1979-12-27
Filing date: 1979-12-27
Publication date: 1982-04-09

Abstract

Vynález se týká bloku koncových členů přímo řízených procesem a řeší jeho zapojení. Je vytvořeno z vazebního bloku, který slouží jako spínač logických signálů. V paměťovém bloku se zaznamenávají povelové signály z procesorů nebo z ovládacích tlačítek. V časovém bloku se zpožůuje začátek logického signálu o nastavený čas. Řidiči blok, doplněný signálními, ovládacími a předvolovacími prvky pro dva převozní stavy, slouží pro ruční řízení a pro úpravu logických signálů. Převodní blok zajišťuje vazbu mezi řízeným pohonem a servopohonem a zajišťuje změnu napěťové a výkonové úrovně logických signálů a jejich galvanické oddělení. Vynálezu, se využije při automatizaci technologických procesů s volně programovatelnými řídicími systémy. Předmět je definován ve dvou bodech, z nichž pivní vystihuje podstatu. Popis je doplněn jedním obrázkem.The invention relates to a block of end members directly controlled by the process and solves its connection. It is created from a coupling block, which serves as a switch of logical signals. Command signals from processors or control buttons are recorded in the memory block. The start of the logical signal is delayed by a set time in the time block. The driver block, supplemented with signal, control and preselection elements for two transfer states, serves for manual control and for adjusting logical signals. The conversion block ensures the connection between the controlled drive and the servo drive and ensures the change of the voltage and power level of the logical signals and their galvanic separation. The invention is used in the automation of technological processes with freely programmable control systems. The subject is defined in two points, of which the first one describes the essence. The description is supplemented with one figure.

Description

Vynález se týká zapojeni koncového členu s přímým adresováním, určeného pro sestavení bloků koncových členů přímo řízených procesorem.The invention relates to a direct addressing terminal member for assembling terminal blocks directly controlled by a processor.

Dosud se běžně užívají zapojení kopcových členů řízených individuálně logickými automaty nebo procesory pomocí specielních výstupních jednotek v procesoru.Up to now, it has been commonly used to connect hilly elements controlled individually by logic controllers or processors using special output units in the processor.

Nevýhodou těchto zapojení jest jednak jejich podstatně větší složitost a tudíž vyšší poruchovost a dále vyšší náklady na instalaci i údržbu.The disadvantage of such wiring is, on the one hand, their considerably greater complexity and hence higher failure rate, and also higher installation and maintenance costs.

Uvedené navýhody odstraňuje zapojeni koncového členu s přímým adresováním podle vynélezu. Jeho podstata spočívá v tom, že čtvrtý informační vstup vazebního bloku je spojen s prvým informačním výstupem řídicího bloku, jehož čtvrtý povelový výstup je spojen s pátým povelovým vstupem paměťového bloku. Čtvrtý povelový vstup paměťového bloku je spojen se třetím povelovým výstupem řídícího bloku, jehož druhý informační výstup je spojen s pátým informačním vstupem vazebního bloku., Prioritní vstup vazebního bloku je spojen s prvým vstupem zapojení, jahož každý vazební vstup je spojen vždy s odpovídajícím vazebním vstupem vazebního bloku. Každý vazební výstup vazebního bloku je spojen vždy s odpovídajícím vazebním výstupem zapojení, jehož každý povelový výsttro je spojen vždy s odpovídajícím povelovým výstupem převodního bloku. Každý informační vstup převodního bloku je spojen vždy s odpovídajícím informačním vstupem zapojení, jehož druhý a prvý napájecí vstup je spojen vždy s odpovídajícím prvým a druhým napájecím vstupem převodního bloku. Prvý a druhý informační výstup je spojen vždy s odpovídajícím vstupem řídícího bloku, jehož napájecí vstup je spojen se třetím napájecím vstupem zapojení. Druhý sběmicóvý vstup zapojení je spojen s prvým sběmicovým vstupem řídícího bloku, jehož druhý sběmicóvý vstup js spojen se třetím sběmicovým vstupem zapojení. ®trvtý sběrnioový vstup zapojení je spojen se třetím sběmicovým vstupem řídícího bloku, jehož infirmační výstup je spojen s informačním vstupem časového bloku.Informační výstup časového bloku je spojen se třetím informačním vstupem vazebního bloku, jehož každý povelový výstup je vždy spojen s odpovídajícím povelovým vstupem paměťového bloku. Sběrnicový vstup paměťového bloku je spojen s prvým sběmicovým vstupem zapojení, jehož pátý sběmicóvý vstun je spojen s prvým sběmicovým vstupem vazebního bloku. Druhý sběmicóvý vstup vazebního bloku je spojen s šestým sběmicovým vstupem zapojení, jehož sedmý sběmicóvý vstup je spojen se třetím sběmicovým vstupem vazebního bloku. Čtvrtý sběrnicový vstup vatebniho bloku je spojen s osmým sběmicovým vstupem zapojení a prvý a druhý informační vstup vazebního bloku je spojen vždy s odpovídajícím prvým a druhým informačním vstupem paměťového bloku. Prvý a druhý povelový výstup paměťového bloku je spojen vždy s odpovídajícím prvým a druhým povelovým vstupem časového bloku, jehož prvý a druhý povelový výstun je spojen vždy s odpovídajícím prvým a druhým povelovým vstupem řidícíhp bloku. Prvý a druhý povelový výstup řídicího bloku je spojen vždy s odpovídajícím prvým a druhým povelovým vstupem převodního bloku.These disadvantages eliminate the involvement of the direct addressing end member according to the invention. It is based on the fact that the fourth information input of the binding block is connected to the first information output of the control block, the fourth command output of which is connected to the fifth command input of the memory block. The fourth memory block command input is coupled to the third control block command output, the second information output of which is coupled to the fifth coupler information input. binding block. Each coupling output of the coupler block is always connected to a corresponding coupling output of the wiring, each command output of which is connected to a corresponding command output of the converter block. Each information input of the converter block is always connected to a corresponding information input of the wiring, the second and first power input of which is always connected to the corresponding first and second power input of the converter block. The first and second information outputs are each connected to the corresponding input of the control block, whose power input is connected to the third power input of the wiring. The second wiring input is connected to the first wiring input of the control block, the second of which is connected to the third wiring input. The fourth bus wiring input is coupled to the third bus input of the control block, the acknowledgment output of which is connected to the information input of the time block. block. The bus input of the memory block is coupled to the first bus input of the wiring, whose fifth bus input is coupled to the first bus input of the coupler block. The second fieldbus input of the coupling block is coupled to the sixth wiring bus input, the seventh fieldbus input of which is coupled to the third fieldbus input of the coupling block. The fourth bus input of the block is connected to the eight bus connection input and the first and second coupler information inputs are respectively associated with the corresponding first and second memory block information inputs. The first and second command outputs of the memory block are each connected to the corresponding first and second command inputs of the time block, the first and second command outputs of which are respectively connected to the corresponding first and second command inputs of the control block. The first and second command outputs of the control block are each connected to the corresponding first and second command inputs of the converter block.

Výhodou zapojení koncového členu s přímým adresováním podle vynálezu jest, že je lze použít pro většinu aplikací, že je velmi jednoduché, takže lze několik koncových členů podle vynálezu konstrukčně spojit do jednoho bloku a tím dále zjednodušit jeho řízení a celkové zapojení. Další výhodou jest, že odpadnou vstupní a výstupní převodníkyThe advantage of wiring the direct addressing terminal according to the invention is that it can be used for most applications, that it is very simple, so that several terminals according to the invention can be structurally connected in one block, thereby further simplifying its control and wiring. Another advantage is that the input and output converters are eliminated

335 jak v řídícím procesoru tak v koncových členech. Tim se docílí zejména vyšší spolehlivosti, značné úspory prostoru, materiálu a součástí, kabeláže, ranžírování a propojovacích vodičů a tedy se podstatné sníží náklady na instalaci i údržbu.335 in both the control processor and the end members. In particular, higher reliability, considerable savings in space, material and components, cabling, running and interconnecting wires are achieved, thus significantly reducing installation and maintenance costs.

Příklad zapojení koncového členu s přímým adresováním podle vynálezu je na připojeném blokovém schématu. Jednotlivé bloky zapojení je možno charakterizovat takto :An example of a direct addressing terminal according to the invention is shown in the attached block diagram. Individual wiring blocks can be characterized as follows:

Vazební blok 100 je v podstatě vícenásobný obousměrný bezkontaktně řízený spínač logických signálů. Zajištuje pomocí jednoduchých logických operací připojení koncového členu na vstupní a výstupní sběrnice procesoru. Lze jej s výhodou realizovat s použitíni dvouvstupových integrovaných hradel s negovaným výstupem a integrovaných invertorů.Coupling block 100 is a substantially multiple bi-directional contactless controlled logic signal switch. Provides end-to-end connection to the processor input and output buses using simple logical operations. It can advantageously be realized using dual-input, negative-output integrated gates and integrated inverters.

Paměťový blok 200 je sekvenční logický obvod, obsahující dva BS klopné obvody a jednoduchý kombinační logický obvod, pro zajištěný prioryty pro jeden řízený stav.The memory block 200 is a sequential logic circuit, comprising two BS flip-flops and a simple combinational logic circuit, to provide troughs for one controlled state.

Slouží k záznamu povelových signálů bu3. z procesoru nebo z ovládacího tlačítka, vestavěného v řídícím bloku 4oo, anebo z priorytniho vstupu 85 paměťového bloku 200. Lze jej realizovat s použitím dvou a třívstupových integrovaných hradel s negovaným výstupem a integrovaných invertorů.Used to record bu3 command signals. from a processor or control button embedded in the control block 400, or from the port 85 of the memory block 200. It can be implemented using two and three-input, negative output integrated gates and integrated inverters.

Časový blok 300 obsahuje tři vzájemně nezávislé·časové členy, zpožďující začátek logického signálu o nastavený čas. Dva z nich jsou nastaveny pevně a slouží pro vytvoření t.zv. mezireverzačních prodlev řadu desetin vteřiny a třetí slouží pro hlídání časové prodlevy mezi vydaným povelem a odezvou a je s výhodou nastavitelný v několika stupních řádu jednotek až desítek vteřin. Časový blok 3θθ neprovádí žádné logické operace a lze jej realizovat RC obvody ve spojeni s tranzistory.Time block 300 includes three independent timers that delay the start of the logic signal by the set time. Two of them are fixed and used to create a so-called. the inter-reversal delay is a series of tenths of a second and the third serves for monitoring the time delay between the command issued and the response and is preferably adjustable in several degrees of the order of units to tens of seconds. The 3θθ time block does not perform any logic operations and can be implemented by RC circuits in conjunction with transistors.

Šidící blok 400 je kombinačně logický obvod, doplněný o signální, ovládací a předvolovací prvky pro dva provozní stavy. Slouží jednak pro ruční řízení z desky koncového členů a jednak pro úpravu logických signálů mezi řídícím blokem 400 a ostatními bloky zapojení. Lze jej s výhodou realizovat s použitím integrovaných dvou a třívstupových hradel s negovaným výstupem, integrovaných invertorů, svítivých diod, aretačního tlačítka a nožového přepojovače pro předvolbu trvalých či impulzivních povelových signálů.The Sewing Block 400 is a combination logic circuit, complete with signal, control and preselection elements for two operating states. It serves both for manual control from the terminal board and for modifying logic signals between the control block 400 and the other wiring blocks. It can be conveniently realized using integrated two- and three-input negated output gates, integrated inverters, LEDs, arrest button and knife selector for pre-selection of continuous or impulse command signals.

Převodní blok 500 je v podstatě vazební blok, zajišťující vazby mezi řízeným pohonem či servopohonem, který není na přiloženém blokovém schématu naznačen a koncovým členem, který navíc zajišťuje změnu napěťové a výkonové úrovně logických signálů a jejich galvanické oddělení. Lze jej realizovat s použitím integrovaných převodníků v hybridním provedení a toroidníoh transformátorů.The transfer block 500 is essentially a coupler providing couplings between the controlled drive or servo drive not indicated in the enclosed block diagram and the terminal, which additionally provides for voltage and power level change of the logic signals and their galvanic separation. It can be implemented using integrated converters in hybrid design and toroidal transformers.

Propojení jednotlivých bloků zapojení je provedeno takto :Interconnection of individual wiring blocks is done as follows:

Čtvrtý informační vstup 38 vazebního bloku 100 je spojen s prvým informačním výstupem .78 řídícího bloku 400, jehož čtvrtý povelový výstup 76 je spojen s pátým povelovým vstupem 56 paměťového bloku 200. čtvrtý povelový vstup 55 paměťového bloku 200 je spojen se třetím povelovým výstupem 75 řídícího bloku 400, jehož druhý informační výstup 79 je spojen s pátým informačním vstupem 39 vazebního bloku 100. Prioritní vstup 84 vazebního bloku 100 je spojen s prvým vstupem 184 zapojení, jehož každý vazební vstup 103, 104,The fourth information input 38 of the coupler block 100 is coupled to the first information output 78 of the control block 400, whose fourth command output 76 is coupled to the fifth command input 56 of the memory block 200. the fourth command input 55 of the memory block 200 is coupled to the third command output 75 block 400, whose second information output 79 is coupled to the fifth information input 39 of coupler block 100. Priority input 84 of coupler block 100 is coupled to a first wiring input 184, each coupler input 103, 104,

105 3® spojen vždy s odpovídajícím vazebním vstupem 3, 4, 5 vazebního bloku 100. Každý vazební výstup 8, 9, 10, 11 vazebního bloku 100 je spojen vždy s odpovídajícím vazebním výstupem 108, 109, 110, 111 zapojeni, jehož každý povelový výstup 106, 107 j® spojen vždy s odpovídajícím povelovým výstupem 6, 7 převodního bloku 500. Každý informační vstup 1, 2 převodního bloku 500 je spojen vždy s odpovídajioím informačním vstupem 101, 102 zapojení, jehož prvý a druhý napájecí vstup 181, 182 je spojen vždy s odpovídajícím prvým a druhým napájecím vstupem 81, 82 převodního bloku 500. Prvý a druhý informační výstup 91, 92 převodního bloku 500 je spojen vždy s odpovídajícím prvým a druhým informačním vstupem 71, 72 řídícího bloku 400, jehož napájecí vstup 83 je spojen se třetím napájecím vstupem 183 zapojení.Druhý sběmicový vstup 113 zapojení je spojen s prvým sběmicovým vstupem 13 řídícího bloku 400, jehož druhý směrnicový vstup 14 je spojen se třetím sběmicovým vstupem 114 zapojení. Čtvrtý sběmicový vstup 115 zapojení je spojen se třetím sběrnicovým vstupem 15 řídícího bloku 400, jehož informační výstup 63 je spojen s informačním vstupem 53 časového bloku 300. Informační výstpp 43 časového bloku 300 je spojen se třetím informačním vstupem 33 vazebního bloku 100, jehož každý povelový výstup 3*, 35, 36 je spojen vždy s odpovídajícím povelovým vstupem 44, 45, 46 paměťového bloku 200.Sběmicový vstup 18 paměťového bloku 200 je spojen s prvým sběrnicovým vstupem 112 zapojení jehož pátý sběmicový vstup 116 je spojen s prvým sběmicovým vstupem 16 vazebního bloku 100. Druhý sběmicový vstup 17 vazebního bloku 100 je spojen se šestým sběmicovým vstupem 117 zapojení, jehož sedmý sběmicový vstup 118 je spojen se třetím sběmicovým vstupem 18 vazebního bloku 100. čtvrtý sběmicový vstup 19 vazebního bloku 100 je spojen s osmým sběmicovým vstupem 118 zapojení a prvý a druhý informační vstup 31, 32 vazebního bloku 100 je spojen vždy a odpovídajícím prvým a druhým informačním vstupem 41, 42 paměťového bloku 200. Prvý a druhý povelový výstup 47, *8 je spojen vždy s odpovídajícím prvým a druhým povelovým vstupem 57, 58 časového bloku 300, jehož prvý a druhý povelový výscup 51, 52 je spojen vždy s odpovídajícím prvým a druhým povelovým vstupem 61, 62 řídícího bloku 400. Prvý a druhý povelový výstup 73, 74 řídícího bloku 400 je spojen vždy s odpovídajícím prvým a druhým povelovým vstupem 93, 94 převodního bloku 500.105 3® are each coupled to the corresponding coupling input 3, 4, 5 of the coupler block 100. Each coupler output 8, 9, 10, 11 of the coupler block 100 is each coupled to a corresponding coupler output 108, 109, 110, 111, each of which output 106, 107 ' is each connected to a corresponding command output 6, 7 of converter block 500. Each information input 1, 2 of converter block 500 is connected to a corresponding wiring information input 101, 102, the first and second power input inputs 181, 182 of which are respectively. The first and second information outputs 91, 92 of the converter block 500 are respectively connected to the corresponding first and second information inputs 71, 72 of the control block 400, whose power input 83 is connected the second wiring input 113 is coupled to the first wiring input 13 of the control block 400, whose second slope input 14 is coupled to the third wiring input 114. The fourth wiring bus input 115 is coupled to the third bus input 15 of the control block 400, whose information output 63 is connected to the information input 53 of the time block 300. The information output 43 of the time block 300 is connected to the third information input 33 of the coupler block 100, each of which the output 3 *, 35, 36 is each connected to the corresponding command input 44, 45, 46 of the memory block 200. The bus input 18 of the memory block 200 is connected to the first bus input 112 of wiring whose fifth bus input 116 is connected to the first bus input 16 The second bus input 17 of coupler block 100 is coupled to the six bus connection input 117, whose seventh bus input 118 is coupled to the third bus input 18 of the coupler block 100. the fourth bus input 19 of the coupler block 100 is coupled to the eight bus connection input 118. and first and second information inputs p 31, 32 of the coupler block 100 is always coupled to the corresponding first and second information inputs 41, 42 of the memory block 200. The first and second command outputs 47, 8 are each associated with the corresponding first and second command inputs 57, 58 of the time block 300. whose first and second command outputs 51, 52 are each associated with respective first and second command inputs 61, 62 of control block 400. The first and second command outputs 73, 74 of control block 400 are each associated with respective first and second command inputs 93, 94. conversion block 500.

Funkce koncového členu s přímým adresováním podle vynálezu je následující :The function of the direct addressing terminator according to the invention is as follows:

Slzený pohon či servopohon je prostřednictvím koncového členu s přímým adresováním možno řídit bu&to nadřazeným procesorem, nebo ručně pomocí aretačniho tlačítka vsstavěnéhm v řídícím bloku 400, anebo prioritně ručně či automaticky pomooí prvého a druhého prioritního vstupu 184, 185 zapojení.The tear actuator can be controlled via the direct addressing end member either by a superior processor, or manually by means of a detent button embedded in the control block 400, or, preferably, manually or automatically, through the first and second priority input 184, 185 of the wiring.

Při řízeni nadřazeným procesorem, který není na přiloženém blokovém schématu naznačen, se povelové signály přivádějí z procesoru do koncového členu sběrnicově na prvý až třetí vazební vstup 103, 104, 105 zapojení, odkud se vedou na prvý až třetí vazební vstup 3,4, 5 vazebního bloku 100, Jde o povelové signály zapnout a stop.Under the control of a higher processor not shown in the enclosed block diagram, the command signals are fed from the processor to the bus terminator to the first to third coupler input 103, 104, 105, from where they are passed to the first to third coupler input 3,4, 5 of the coupler block 100, these are the on and stop command signals.

.Tyto povelové signály se v závislosti na řídicím signálu, přiváděném z osmého sběrnicového vstupu 119 zapojení na čtvrtý sběmicový vstup 19 vazebního bloku 100, předávají z prvého až třetího povelového výstupu 34, 35, 36 vazebního bloku 100 na prvý až třetí povelový vstup 44, 45, 46 paměťového bloku 200. Zde se v klopných obvodech typu RS zaznamenávají Odtud pokračuji již jen jako dva trvalé povelové signály zapnout, vypnout , které přecházejí z prvého a druhého povelového výstupu 47, 48 paměťového bloku 200 na prvý a druhý povelový vstup 57« 5® časového bloku 300, kde se zpožďují o mezireverzační čas servopohonů řadu desetin vteřiny. Dále tyto signály přecházejí z prvého a drahého povelového výstupu 51« 52 časového bloku 300 na prvý a druhý povelový vstup 61, 62 řídicího bloku 400. Zde se tyto povelové signály jednak směšují s kmitočtem řádu megahertzů přiváděným na prvý sběmicový vstup 13 řídícího bloku 400 z druhého sběmicového vstupuThese command signals are transmitted from the first to third command outputs 34, 35, 36 of the coupler block 100 to the first to third command inputs 44, depending on the control signal supplied from the eight bus connection input 119 to the fourth bus input 19 of the coupler block 100. 45, 46 of the memory block 200. Here they are recorded in the RS-type flip-flops. From there I continue as two permanent command signals on and off, which switch from the first and second command outputs 47, 48 of the memory block 200 to the first and second command inputs 57. 5 of time block 300, where the interverversion time of the actuators is delayed by tenths of a second. Furthermore, these signals pass from the first and expensive command outputs 51-52 of the time block 300 to the first and second command inputs 61, 62 of the control block 400. Here, these command signals are mixed with the megahertz frequency supplied to the first bus input 13 of the control block 400. second bus input

113 zapojení a jednak se podle předvolby bu3 časově omezuji vazbou na dosažení odpovídajícího stavu řízeného pohonu či servopohonů, nebo prochází jeko trvalé na prvý a druhý povelový výstup 75» 74 řídicího bloku 400. Odtud jdou na prvý a druhý povelový vstup113, or, on the one hand, is either limited in time to the corresponding state of the controlled drive or servo drives, or passes continuously to the first and second command outputs 75 »74 of control block 400. From there, they go to the first and second command inputs.

95» 94 převodného bloku 500. Z něho vystupují povelové signály napěťově a výkonově zesílené a galvanicky oddělené z jeho prvého a druhého povelového výstupu 6, 7 aa prvý a druhý povelový výstup 106, 107 zapojení a z nich již přímo na převodová povelová relé řízeného pohonu či servopohonů,která nejsou na přiloženém blokovém schématu naznačena.95 »94 of the transfer block 500. From there, the output signals are voltage and power amplified and galvanically separated from its first and second command outputs 6, 7 and and the first and second command output 106, 107 of the wiring and directly from them to the control command relays. actuators which are not indicated in the enclosed block diagram.

Obdobně z převodových relé stavů řízeného pohonu či servopohonů, která nejsou rovněž na přiloženém blokovém schématu naznačena, se přivádí informační signály zapnuto , vypnuto na prvý a druhý informační vstup 101, 102 zapojení a z nich na prvý a druhý informační vstup 1,2 převodního bloku 500. Odtud po galvanickém oddělení a napěťové úpravě pokračují z prvého a druhého informačního výstupu 91« 92 převodního bloku 500 na prvý a druhý informační vstup 71» 72 řídicího bloku 400. Zde se jednak využívají pro účely signalizace prostřednictvím vestavěných signálních prvků, a to bu& trvalé nebo kmitavé po smíšení s kmitavým napětím řádu hertzů, přiváděným z třetího sběmicového vstupuSimilarly, from the relay drives of the controlled drive or actuator states, which are also not indicated in the enclosed block diagram, the information signals are switched on, off to the first and second wiring input inputs 101, 102 and from them to the first and second information input 1,2 of the transfer block 500. From there, after galvanic isolation and voltage treatment, the first and second information outputs 91 & 92 of the converter block 500 continue to the first and second information inputs 71 ' 72 of the control block 400. Here, they are used for signaling via built-in signaling elements. or oscillating upon mixing with a hertz oscillating voltage supplied from the third bus input

114 zapojení na druhý sběmicový vstup 14 řídícího bloku 400, jednak se využívají pro fičely zkrácení poíelových signálů podle předvolby, jak je uvedeno výše, jednak se logicky zpracovávají pro fičely řízení časového členu pro hlídání časového limitu v časovém bloku 300 prostřednictvím informačního výstupu 63 řídícího bloku 400 a jednak se předávají114 is connected to the second bus input 14 of control block 400, both used to shorten the field signals of the preselected signals as mentioned above, and secondly processed logically for time control watch timers in time block 300 via control block information output 63 400 and secondly

Z jeho prvého a druhého informačního výstupu 78, 79 na čtvrtý a pátý informační vstup 58, 59 vazebního bloku 100. Odtud v závislosti na řídících signálech, přiváděných z pátého až sedmého sběmicového vstupu 116, 117, 118 zapojení na prvý až třetí sběmicový vstup 16, 17, 18 vazebního bloku 100, pokračuji dále z jeho druhého a třetího vazebního výstupu 9, 10 na druhý a třetí vazební výstup 109, HO zapojení, odkud jsou vedeny zběmicovým způsobem do nadřazeného procesoru, který není na přiloženém blokovém schématu naznačen.From its first and second information outputs 78, 79 to the fourth and fifth information inputs 58, 59 of coupler block 100. Hence, depending on the control signals supplied from the fifth to seventh bus inputs 116, 117, 118, the wiring to the first to third bus inputs 16 17, 18 of the coupler block 100, continue from its second and third coupler outputs 9, 10 to the second and third coupler output 109, 110 wiring, from where they are routed to a superior processor, which is not indicated in the enclosed block diagram.

Ruční aratačním tlačítkem, vestavěným v řídícím bloku 400 je možné, je-li signál na jeho třetím sběmícovém vstupu 15» kam se přivádí ze čtvrtého sběmicového vstupuThe manual reset button built into control block 400 is possible if the signal is on its third bus input 15 »which is fed from the fourth bus input

115 zapojení. Povelové signály zapnout” , vypnout pak z aretačního tlačítka přicházejí na třetí a čtvrtý povelový výstup 75, 76 řídícího bloku 400, odtud na čtvrtý a pátý povelový vstup 55,56 paměťového bloku 200, odtud již pokračují stejnou cestou jako při řízení z procesoru. _y 115 connections. The on / off command signals from the arrest button arrive at the third and fourth command outputs 75, 76 of control block 400, from there to the fourth and fifth command inputs 55,56 of the memory block 200, from there continuing the same route as control from the processor. _y

Při řízení prioritním předává se pouze jediný povel, obvykle vypnout , a to signálem z prvého a druhého prioritního vstupu 184, 185 zapojení na prioritní vstup 84 vazebního bloku 100 a na priorytni vstup 85 paměťového bloku 200. Signál prioritního vypnutí je účinný vždy a je nadřazen všem ostatním povelovým signálům ručním i automa213835 tickým .In priority control, only a single command, usually trip, is transmitted by a signal from the first and second priority inputs 184, 185 connected to priority input 84 of coupler block 100 and to the primary input 85 of memory block 200. The priority trip signal is always effective and superior all other manual and automated command signals.

Při řízení procesorem, ručním i prioritním, se do řídícího procesoru τ závislosti na řídících signálech na pátém až sedmém shšrnlcovém vstupu 116, 117, 118 zapojení, odkud přichází na prvý až třetí sběrnlcový vstup 16, 17, 18 vazebního bloku 100, předávají další informační signály· Jsou to jednak dva informační signály o stavu RS klopných obvodů pamětového bloku 200 z jeho prvého a druhého informačního výstupu 41, 42, vedených na prvý a druhý informační vstup 31, 32 vazebního bloku 100, které postupují dále na jeho prvý a Čtvrtý vazební výstup 8, 11. Odtud pokračují na prvý a čtvrtý vazební výstup 108, 111 zapojení a dále sběmicovým způsobem do procesoru. Po stejných vazebních výstupech 108, 111 zapojení se předávají i informační signály o časové prodlevě a prioritním vypnutí, a to z informačního výstupu 43 časového bloku 300 přes třetí vstup 33 vazebního bloku 100 na jeho prvý vazební výstup 8 a z prvého prioritního vstupu 184 zapojení přes prioritní vstup 84 vazebního bloku 100 na jeho čtvrtý vazební výstup 11.Under processor control, both manual and priority, additional information information is passed to control processor τ depending on control signals at fifth to seventh busbar input 116, 117, 118, from where the first to third bus inputs 16, 17, 18 of coupler block 100 arrive. signals are two information signals about the state of RS flip-flops of the memory block 200 from its first and second information outputs 41, 42, directed to the first and second information inputs 31, 32 of the coupler block 100, which advance to its first and fourth couplers From there, the wiring outputs 108, 111 continue to the first and fourth coupling outputs 108 and 111, and further to the processor in a bus-like manner. After the same coupling outputs 108, 111, time delay and priority trip information is also transmitted from information output 43 of time block 300 via the third input 33 of coupler block 100 to its first coupling output 8 and from the first priority input 184 via priority input 84 of coupler block 100 to its fourth coupler output 11.

Klopné obvody typu RS v paměťovém bloku 200 se nulují vždy při připojení napájecích napětí koncového členu, a to signálem, přiváděným z prvého sběrnlcového vstupu 112 zapojení na sběrnicový vstup 12 pamětového bloku 200. Na prvý napájecí vstup 81 převodního bloku 500 se přivádí společné napájecí napětí výstupních převodníků z prvého napájecího vstupu 181 zapojení. Na druhý napájecí vstup 82 převodního bloku 500 se přivádí společné napájecí napětí vstupních převodníků převodního bloku 500 z druhého napájecího vstupu 182 zapojení. Na napájecí vstup 83 řídícího bloku 400 se přivádí napájecí napětí signálních prvků řídícího bloku 400 z třetího napájecího vstupu 183 zapojení.The flip-flops of the RS type in the memory block 200 are reset each time the supply voltage of the terminal is connected, by a signal supplied from the first bus input 112 of the wiring to the bus input 12 of the memory block 200. output converters from the first power input 181 of the wiring. A second supply input 82 of the converter block 500 is supplied with a common supply voltage of the input converters of the converter block 500 from the second supply input 182 of the wiring. The power input 83 of control block 400 is supplied with power to the signaling elements of control block 400 from third power input 183 of the wiring.

Toto napětí se používá i pro napájení logických integrovaných obvodů všeoh bloků zapojení.This voltage is also used to supply the logic integrated circuits of all wiring blocks.

Zapojení koncového členu s přímým adresováním podle vynálezu se využije při automatizaci technologických procesů, prováděnou s použitím volně programovatelných řídících automatizačních systémů.The direct addressing terminal wiring of the invention is utilized in the automation of technological processes carried out using freely programmable control automation systems.

Claims

SUBJECT OF THE INVENTION

1. A direct addressing termination member comprising five blocks, characterized in that the fourth information input (38) of the coupler block (100) is connected to the first information output (78) of the control block (400), the fourth command output of which (76). is connected to a fifth command input (56) of a memory block (200) whose fourth command input is coupled to a third command output (75) of the control block (400) whose second information output (79) is coupled to the fifth information input (39) of the binding block (100), whose priority input (84) is coupled to the first wiring input (184), each coupling input (lo3, 104, 105) of which is each coupled to the coupling input (3, 4, 5) of the coupling block (100) wherein each coupling output (8, 9, 10, 11) is always connected to a corresponding coupling output (108, 109, HO, 111,) of which each command output (106, 107) is always connected to a corresponding command output (6). , 7,) prev Each information input (1, 2,) is connected to a corresponding information input (101, 102,), the first and second power inputs (181, 182) of which are connected to the corresponding first and second power supplies. input (81,

82,) of a conversion block (500) whose first and second information inputs (91, 92,) are each connected to the corresponding first and second information inputs (71, 72) of the control block (400), whose power input (83) is connected to a third wiring input (183), the second bus input (113) of which is connected to the first bus input (13) of the control block (400), the second bus input (14) of which is connected to the third wiring input (114) of which the fourth the bus input (115) is coupled to the third bus input (15) of the control block (400), whose information output (63) is connected to the information input (53) of the time block (300), the information output (43) of which is connected to the third an information input (33) of the coupler block (100), each command output (34, 35 »36») of which is each associated with a corresponding command input (44, 45, 46) of the memory block (200) whose bus input (12) is associated with the first a bus connection input (112), the fifth bus input (116) of which is coupled to the first bus input (16) of the coupler block (100), the second bus input (17) of which is connected to the six bus connection input (117), the seventh bus input (118) is coupled to the third bus input (18) of the coupler block (100), the fourth bus input (19) being coupled to the eight bus input (118), the first tt second information input (31, 32), ) of the binding block (100) is always connected to the corresponding first and second information inputs (41, 42,) of the memory block (200), whose first and second command outputs (47, 48,) are respectively connected to the corresponding first and second command inputs (57, 58,) of the time block (300), the first and second command outputs (51, 52,) of which are each connected to the corresponding first and second command inputs (61, 62) of the control block (400), the first and second command output (73, 74,) is connected to the respective first and second command inputs (93, 94) of the conversion block (500).

2. The wiring of claim 1 wherein the priority input (85) of the memory block (200) is coupled to the second priority input (185) of the wiring.