CS213288B1 - Zapojení pro oživení a testování - Google Patents

Description

Předmětem vynálezu je zapojení pro oživení a testování nahrávací sekvence a interfejsu periferních zařízení provozovaných v dotazovacím režimu, při použití komparační metody.

Nedílnou součástí počítačového systému je nahrávací program, který je uložen v permanentní paměti. Jako vstupní periferní zařízení pro oživovací a testovací účely je použit například snímač děrné pásky. Interfejs malého počítače, který plní funkci programovatelného řadiče speciálních grafických periferií, může být řešen různými způsoby. Jedním z nich je realizace obousměrné asynchronní sběrnice, na kterou jsou paralelně připojeny procesor, operační pamět včetně desky s nahrávacím programem, interfejsové desky snímače děrné pásky a kreslicího stolu a interfejsové (lesky jiných periferních zařízení. Je zřejmé, že při vypalováni obsahu do jednotlivých modulů permanentní paměti probíhá kontrola. Rovněž lze předem provést test interfejsových desek snímače děrné pásky a ostatních periferních zařízení. Problém však vzniká, jestliže nemůžeme po zasunuti desek do systému nahrát testy procesoru, operační paměti popřípadě testy dalších periferních zařízení, což může být způsobeno například chybou při realizaci drátového propojení konektorů jednotlivých desek. Pak je třeba mít k dispozici prostředek pro rychlou lokalizaci této chyby.

Tímto prostředkem je zapojení pro oživení a testování komparační metodou podle vynálezu, jehož podstatou je, že adresní vstup dekodéru je spojen s adresními linkami první sběrnice, řídicí vstup dekodéru je spojen s první čtecí linkou a synchronizační vstup dekodéru je spojen s první výstupní synchronizační linkou, přičemž výstup dekodéru je spojen se

213 288 vstupem řízeného hradla, jehož výstup je spojen s pátým vstupem bloku komparace a jehož řídicí vstup je spojen s výstupem součinového hradla, které je prvním vstupem zapojeno na první datovou linku a druhým vstupem je zapojeno na druhou datovou linku.

Výhodou tohoto zapojeni je možnost použiti komparační metody pro oživováni a testování nahrávací sekvence a periferních zařízení, které spolupracují s procesorem v dotazovacím režimu. Dosáhne se zejména zrychlení lokalizace příčiny poruchy. Navíc nemusí být k dispozici žádný ladicí program pro testující systém.

Na výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společné s jejich označením.

První výstupní synchronizační linka 3 je spojena se synchronizačním vstupem 92 první permanentní paměti 9, se synchronizačním výstupem 102 prvního procesoru 10, s prvním vstupem 170bloku komparace 17, se synchronizačním vstupem 112 první přepisovatelné paměti 11. se synchronizačním vstupem 122 první interfejsové desky 12 a se synchronizačním vstupem 142 dekodéru 14. První čtecí linka 4 je spojena s řídicím výstupem 103 prvního procesoru 10, s řídicím vstupem 113první přepisovatelné pamětí 11, s řídicím vstupem 123 první interfejsové desky 12 a s řídicím vstupem 141 dekodéru 14. První datová linka fi je spojena s datovým výstupem 91 první permanentní paměti 9, s datovou svorkou 101 prvního procesoru 10, s datovou svorkou 111 první přepisovatelné paměti 11. s datovým výstupem 121 první interfejsové desky 12, se sedmým vstupem 178 bloku komparace 17 a s prvním vstupem 150 součinového kradla 15. První sběrnice ,1 je spojena se svorkou 90 první permanentní paměti 9, se svorkou 100 prvního procesoru 10, se svorkou 110 první přepisovatelné paměti fifi, s prvni svorkou 120 první interfejsové desky 12, se šestým vstupem 177 bloku komparace 17 a její adresní linky jsou spojeny s adresním vstupem 140 dekodéru 14. Výstup 143 dekodéru 14 je spojen se vstupem 160 řízeného hradla 16, jehož výstup 162 je spojen s pátým vstupem 176 bloku komparace 17 a jehož řídicí vstup 161 je spojen s výstupem 152 součinového hradla 15. Druhá svorka 124 první interfejsové desky 12 je spojena se svorkou 130 prvního periferního zařízení lfi. První výstup 175 bloku komparace 17 je spojen se synchronizačním vstupem 104 prvního procesoru 10. Druhá sběrnice 5 je spojena se svorkou 180 druhé permanentní paměti 18, se svorkou 190 druhého procesoru 19, se svorkou 200 druhé přepisovatelné paměti 20, s první svorkou 210 druhé interfejsové desky 21 a se čtvrtým vstupem 173 bloku komparace 17. Druhá datová linka 6 je spojena s datovým výstupem 181 druhé permanentní paměti lfi, s datovou svorkou 191 druhého procesoru lfi, s datovou svorkou 201 druhé přepisovatelné paměti 20, s datovým výstupem 211 druhé interfejsové desky 21, se třetím vstupem 172. bloku komparace 17 a s druhým vstupem 151 součinového hradla lfi. Druhá výstupní synchronizační linka 7 je spojena s druhým vstupem 171 bloku komparace lfi, se synchronizačním vstupem 182 druhé permanentní paměti lfi, se synchronizačním výstupem 192 druhého procesoru lfi, se synchronizačním vstupem 202 druhé přepisovatelné paměti 20 a se synchronizačním vstupem 212 druhé interfejsové desky fifi. Druhá čtecí linka fi je spojena s řídicím výstupem 193 druhého procesoru fifi, s řídicím vstupem 203 druhé přepisovatelné paměti 20 a s řídicím vstupem 213 druhé interfejsové desky fifi. Druhá svorka 214druhé interfejsové desky 21 je spojena se svorkou 220 druhého periferního zařízeni 22 a druhý výstup 174 bloku komparace 17' je spojen se synchronizačním vstupem 194 druhého

213 288 procesoru 19. Funkce zapojení je následující: Po odstartování prvního procesoru 10 se vyšle za svorky 100 adresa první instrukce nahrávacího programu, který je uložen v první permanentní paměti 9. Adresa se šíří po adresních línkách první sběrnice 1. na svorku 90. S definovaným zpožděním vysílá první procesor 10 ze synchronizačního výstupu 102 aktivní signál na první výstupní synchroniazčnl linku J, kterým potvrzuje na synchronizačním vstupu 92 platnost adresy na svorce 90. Z téže svorky se vyšlo na datové linky první sběrnice 1_ první instrukce do prvního procesoru 10. SoučaRně se vysílá i příslušná hladina z datového výstupu 91 na první datovou linku 2, která přenáší zbývající bit dat nebo instrukcí. Je uvedena na výkrese 1 samostatně z toho důvodu, že se po ní přenáší při operaci čtení stavového registru z první interfejsové desky 12 příznak dokončené operace prvního periferního zařízení 13. První procesor 10 však předepsanou instrukci neprovede. Je to z toho důvodu, že hodnoty adres a dat na sedmém vstupu 177 a na čtvrtém vstupu 173 jsou různé a rovněž hodnoty na prvním vstupu 170 a na druhém vstupu 171 bloku komparace 17 jsou rozdílné, takže se negeneruje synchronizační signál na prvním výstupu 175 bloku komparace 17. Tpprve po odstartování druhého procesoru 19 proběhne stejná operace jako u prvního procesoru 10 a při shodě úrovní signálů na vstupech 170. 171 a 177, 173 se generují synchronizační signály z výstupů 174 a 175 bloku komparace 17. Pak oba procesory přejdou na prováděni druhé instrukce nahrávacího programu atd, V příslušném místě tohoto programu je provedeno přes první interfejsovou desku 12 a přes druhou interfejsovou desku 21 odstartování prvního periferního zařízení 13 a druhého periferního zařízení 22. V případě oživováni nahrávací sekvence je periferním zařízením snímač děrné pásky. V dalším místě programu pak následuje čtení příznaku o dokončení operace sejmuti jednoho znaku. Vzhledem k tomu, že časová konstanta obou periferních zařízení je různá, je provedena synchronizace přes dekodér 14, řízené hradlo 16 a součinové hradlo 15. Při prvním čtení obsahu stavového registru na první interfejsové desce 12 prvním procesorem 10 se vysílá adresa tohoto registru na adresní linky první sběrnice 1_ a tato adresa se snímá do adresního vstupu 140 dekodéru 14. Její platnost je dána aktivním signálem na synchronizačním vstupu 142 a operace čtení je definována aktivním signálem na řídicím vstupu 141. Řízené hradlo 16 je v propustném stavu a signálem na pátém vstupu 176 bloku komparace 17 se blokuje generace synchronizačních signálů z výstupů 174 a 175. Oba procesory se v tomto stavu zastaví. Teprve po přečtení pozitivních příznaků o dokorčeni operace u obou periferních zařízení se objeví na prvním vstupu 150 a na druhém vstupu 151 aktivní signály, které mají za následek zahradlování řízeného hradla 16 signálem z výstupu 152. Potom oba procesory přejdou na v pořadí další instrukci nahrávacího programu. V příslušném místě tohoto programu pak dochází k uložení přečtených dat ze snímačů do přepisovatelných pamětí 11 a 20 neaktivním signálem na první čtecí lince 4 a na druhé čtecí lince 8. Při čtení i při ukládání se data srovnávají v bj/oku komparace 17 a při libovolné neshodě se proces nahrávání zastaví, ťodle výpisu programu lze určit příčinu závady. V případě oživení nebo testování jiných periferních zařízení je místo snímačů děrné pásky připojen například kreslící stůl, klávesnice, děrovač apod., popřípadě lze tyto periferie připojit současně. Příslušné testy se uloží do přepisovatelných pamětí 11 a 20 a jejich průběh je potom kontrolován b bloku komparace 17. Režim přerušení se testuje buď v rámci jednoho systému nebo pomoci zapojení, které realizuje propoje213 288 ní sběrnic obou systémů.

Možnost použití uvedeného zapojení je v mikroprocesorových systémech při oživování a testování nahrávací sekvence nebo spolupráce mikroprocesorů s periferními zařízeními, pracujícími v dotazovacím režimu.

Claims (1)

1. Zapojení pro oživení a testováni sestávající z bloku komparace a ze srovnávacího zařízení, vyznačující se tim, že adresní vstup (140) dekodéru (14) je spojen s adresními linkami první sběrnice (1), řídicí vstup (141) dekodéru (14) je spojen s první čtecí linkou (4) a synchronizační vstup (142) dekodéru (14) je spojen s první výstupní synchronizační linkou (3), přičemž výstup/; (143) dekodéru (14) je spojen se vstupem (160) řízeného hradla (16), jehož výstup (162) je spojen s pátým vstupem (176) bloku komparace (17) a jehož řídicí vstup (161) je spojen s výstupem (152) součinového hradla (15), které je prvním vstupem (150) zapojeno na první datovou linku (2) a druhým vstupem (151) je zapojeno na druhou datovou linku (6).