CS212923B1

CS212923B1 - Connection of the synchronization loop for synchronization of timing source of the reprezentation circuit with the network frequency

Info

Publication number: CS212923B1
Application number: CS338380A
Authority: CS
Inventors: Vojta
Original assignee: Vojta Milan
Priority date: 1980-05-15
Filing date: 1980-05-15
Publication date: 1982-03-26

Description

Vynález se týká zapojení synchronizační smyčky pro synchronizaci časového zdroje obvodu zobrazení s kmitočtem sítě.The invention relates to a synchronization loop connection for synchronizing the time source of an image circuit with a network frequency.

V případě, že kmitočet oscilátoru není synchronizován, se síťovým kmitočtem, má to za následek, že vdechne rušivá magnetická pole (např. magnetické pole elektrického ventilátoru) mají vliv na kvalitu snímku na obrazovce. Snímek se vlní.If the oscillator frequency is not synchronized with the mains frequency, it will cause inhaled magnetic fields (eg the magnetic field of the electric fan) to affect the image quality on the screen. The image waves.

V dosavadních známých řešeních se k zamezení rušivých jevů na obrazovce užívá magnetických i elektrických stínění obvodů obrazovky od silových částí zařízení. Tato řešení mají některé nevýhody, např. použití drahých materiálů (permalloy), pracnost výroby i rozměrnost,.In prior art solutions, both magnetic and electrical shielding of the screen circuitry from the power portions of the device is used to avoid interference on the screen. These solutions have some disadvantages, such as the use of expensive materials (permalloy), laboriousness and dimensionality.

Podstatné zlepěení přináší zapojení synchronizační smyčky podle vynálezu, jehož podstata spočívá v tom, že sekundární vinutí síťového transformátoru je připojeno na vývody dvouceetního usměrňovače, výstup tohoto dvoucestního usměrňovače je epojen β výstupem tvarovacího obvodu, jehož výstup je připojen na vývod, jež tvoří paralelní spojeni vstupů hradla, přičemž výstup prvního hradla NAND je připojen na jeden konec kondenzátoru, přičemž druhý konec kondenzátoru je připojen na vstup druhého hradla NAND, jehož druhý vetup je spojen s výstupem čtvrtého hradla NAND, přičemž vstup fázovéhoSignificant improvement is achieved by the synchronization loop connection according to the invention, which is based on the fact that the secondary winding of the mains transformer is connected to the terminals of the two-way rectifier, the output of this two-way rectifier is connected with the output of the first NAND gate is connected to one end of the capacitor, the other end of the capacitor is connected to the input of the second NAND gate, the second vetup of which is connected to the output of the fourth NAND gate, the phase input

212 923212 923

212 923 detektoru tvoří paralelní spojení vstupů třetího hradla NAND, jehož výetup je spojen e jedním vývodem kondenzátoru a jeho druhý vývod je spojen ee vstupem čtvrtého hradle NAND, přičemž výstup druhého hredla NAND je spojen se vstupem čtvrtého hradle NAND a zároveň tvoří vstup korekčního obvodu, jehož výetup je propojen na ovlédeoí vstup napětové řízeného oscilátoru a výstup tohoto oscilátoru je přiveden na vstup synchronizovaného obvodu a výstup tohoto obvodu Je připojen na vstup fázového detektoru. Tímto zapojením se odstraní rušivé vlivy sítového kmitočtu.The detector 212 923 forms a parallel connection of the inputs of the third NAND gate, the output of which is connected to one capacitor terminal and its second terminal is connected to the input of the fourth NAND gate, the output of the second NAND is connected to whose output is connected to the control input of the voltage controlled oscillator and the output of this oscillator is connected to the input of the synchronized circuit and the output of this circuit is connected to the input of the phase detector. This wiring removes interference from the mains frequency.

Na připojených výkresech je znázorněn přiklad zapojení synchronizačního obvodu podle vynálezu. Na obr. 1 je zapojení synchronizačního obvodu a na obr. 2 je podrobné zapojení fázového detektoru v tomto synchronizačním obvodu.The accompanying drawings show an example of a synchronization circuit according to the invention. Fig. 1 shows the connection of the synchronization circuit and Fig. 2 shows the detailed connection of the phase detector in this synchronization circuit.

Z výstupu 42 fázového detektoru ± postupuje signál na vstup 51 korekčního obvodu 2, kde na výstupu 52 Je signál, jehož stejnosměrná složka je úměrná fázovému rozdílu vstupních signálů fázového detektoru £, jež jsou ns vstupu 41 a druhém vstupu 43. Sig- J nél z výstupu £2 korekčního obvodu £ postupuje na ovládací vstup £J napětové řízeného oscilátoru £. Kmitočet napétové řízeného oscilátoru £ je přímo úměrný atajmoeaérné složce signálu, který je na ovládacím vstupu 61. Signál daného kmitočtu produkovaný napétové řízeným oscilátorem £ postupuje z výstupu £2 na vstup synchronizovaného obvodu 2·From the output 42 of the phase detector ± a signal passes to the input 51 of the correction circuit 2, where at the output 52 there is a signal whose DC component is proportional to the phase difference of the input signals of the phase detector 6 which are ns of input 41 and second input 43. of the output circuit 2 of the correction circuit 6 is applied to the control input 8 of the voltage-controlled oscillator 6. The frequency of the voltage-controlled oscillator £ is proportional to the atajmo-aero component of the signal which is on the control input 61. The signal of the given frequency produced by the voltage-controlled oscillator £ proceeds from the output £ 2 to the input of the synchronized circuit 2.

Po vhodném vydělení tohoto kmitočtu signál z výstupu 72 postupuje na druhý vstup detektoru £, a tím uzavírá zpětnou vazbu. Příklad zapojeni fázového detektoru je na obr. 2. Uvedené zapojení ee vyznačuje velkým pásmem pasivní i aktivní synchronizace.When this frequency is appropriately divided, the signal from output 72 passes to the second input of the detector 6, thereby closing the feedback. An example of a phase detector connection is shown in Fig. 2. The ee connection is characterized by a large band of passive and active synchronization.

Zapojení podle vynálezu je možno využít v terminálech pro synchronizaci kmitočtu zobrazení e kmitočtem sítě.The circuitry according to the invention can be used in terminals for synchronizing the display frequency e with the network frequency.

Claims

SUBJECT OF THE INVENTION

Synchronization loop connection for synchronizing the time source of the display circuit with the mains frequency characterized in that the secondary winding (13, 14) of the transformer (1) is connected to the terminals (21, 22) of the two-way rectifier (2). an inlet (31) of a forming circuit (3) having an outlet (32) connected to an inlet (41) that forms a parallel connection of the inlets (81, 82) of the first NAND gate (8), ) is connected to one end of the capacitor (9), the second outlet of this capacitor is connected to the input (101) of the second gate RAND (10) and the second vatup (102) of this gate is connected to the outlet (133) of the fourth gate NAND (13) the second input (43) of the phase detector (4) forms a parallel connection of the input (111, 112) of the third gate NAND (11), the output (113) of this gate is connected to one condenser outlet (12); (132) the fourth gate NA ND (13), the output (42) of the second gate NAND (10) is connected to the input (132) of the gate (13) and at the same time. forming an input (51) of the correction circuit (5), the output (52) being connected to the control input (61) of the voltage-controlled oscillator (6) and the output (62) of this oscillator being connected to the input (71) of the synchronized circuit (7) wherein the output (72) of the synchronized circuit (7) is connected to the input (43) of the phase detector (4).