CS211570B1 - Connection of a digital-to-analog converter operating in binary decadic code - Google Patents
Connection of a digital-to-analog converter operating in binary decadic code Download PDFInfo
- Publication number
- CS211570B1 CS211570B1 CS700579A CS700579A CS211570B1 CS 211570 B1 CS211570 B1 CS 211570B1 CS 700579 A CS700579 A CS 700579A CS 700579 A CS700579 A CS 700579A CS 211570 B1 CS211570 B1 CS 211570B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- resistor
- terminal
- input
- operational amplifier
- transistor
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
Vynález spadá do oboru elektronických měřicích přístrojů v systémech automatizace měření a řízení. Uěelem vynálezu je zjednoduáení sítě váhových odporů. Přesnost číslicově-analogového převodníku je ovlivněna převážně jednak odpory vstupního děliče, jednak prvním měrným odporem v každé spínací skupině a součtovým odporem.. Je výhodou, že uvedené odpory mají jedinou hodnotu. Podstatou vynálezu je zapojeni vstupního odporového děliče, napájeného například přesným referenčním napětím a vytvořeného z osmi do série zapojených přesně stejných odporů. Počátek děliče, společné vývody čtvrtého a pátého, Šestého a sedmého, Sedmého a osmého odporu jsou jednotlivě přes celkem čtyři operační zesilovače a přes celkem čtyři spínací skupiny připojeny přes pátý součtový operační zesilovač, k němuž je paralelně připojen součtový odpor, k výstupní svorce převodníku. Každá ze čtyř spínacích skupin'je vytvořena z pěti paralelních větví; v každé větvi je elektronický spínač a v sérii s ním měrný odpor. Hodnoty pěti měrných odporů tvoří geometrickou radu s kvocientem 10. Elektronický spínač je vytvořen z ovládacího spínače, dvou řídicích tranzistorů a dvou spínacích tranzistorů řízených polem, -dále z operačního zesilovače a koncového tran- \ zistoru. Vynález je použitelný zejména v systémech automatizovaného řízení a měření.The invention belongs to the field of electronic measuring instruments in automation measurement and control systems. The purpose of the invention is to simplify the network of weighing resistors. The accuracy of the digital-to-analog converter is influenced mainly by the resistances of the input divider, by the first specific resistance in each switching group and by the sum resistance. It is an advantage that the said resistances have a single value. The essence of the invention is the connection of the input resistive divider, powered for example by a precise reference voltage and formed from eight exactly identical resistors connected in series. The beginning of the divider, the common terminals of the fourth and fifth, the sixth and seventh, the seventh and eighth resistors are individually connected via a total of four operational amplifiers and via a total of four switching groups via a fifth summing operational amplifier, to which a summing resistor is connected in parallel, to the output terminal of the converter. Each of the four switching groups is formed from five parallel branches; in each branch there is an electronic switch and in series with it a resistor. The values of the five resistors form a geometric series with a quotient of 10. The electronic switch is made up of a control switch, two control transistors and two field-controlled switching transistors, -further from an operational amplifier and a terminal transistor. The invention is applicable mainly in automated control and measurement systems.
Description
(54) Zapojení číslicově analogového převodníku pracujícího v binárně dekadickém kódu(54) Connection of a digital-to-analog converter operating in binary-decimal code
Vynález spadá do oboru elektronických měřicích přístrojů v systémech automatizace měření a řízení. Uěelem vynálezu je zjednoduáení sítě váhových odporů. Přesnost číslicově-analogového převodníku je ovlivněna převážně jednak odpory vstupního děliče, jednak prvním měrným odporem v každé spínací skupině a součtovým odporem..The invention belongs to the field of electronic measuring instruments in measurement and control automation systems. The purpose of the invention is to simplify the network of weight resistors. The accuracy of the digital-to-analog converter is mainly influenced by the resistances of the input divider, the first specific resistance in each switching group and the total resistance.
Je výhodou, že uvedené odpory mají jedinou hodnotu.It is an advantage that the resistors mentioned have a single value.
Podstatou vynálezu je zapojeni vstupního odporového děliče, napájeného například přesným referenčním napětím a vytvořeného z osmi do série zapojených přesně stejných odporů. Počátek děliče, společné vývody čtvrtého a pátého, Šestého a sedmého,The essence of the invention is the connection of an input resistor divider, powered for example by a precise reference voltage and made of eight exactly identical resistors connected in series. The beginning of the divider, the common terminals of the fourth and fifth, the sixth and seventh,
Sedmého a osmého odporu jsou jednotlivě přes celkem čtyři operační zesilovače a přes celkem čtyři spínací skupiny připojeny přes pátý součtový operační zesilovač, k němuž je paralelně připojen součtový odpor, k výstupní svorce převodníku. Každá ze čtyř spínacích skupin'je vytvořena z pěti paralelních větví; v každé větvi je elektronický spínač a v sérii s ním měrný odpor. Hodnoty pěti měrných odporů tvoří geometrickou radu s kvocientem 10. Elektronický spínač je vytvořen z ovládacího spínače, dvou řídicích tranzistorů a dvou spínacích tranzistorů řízených polem, -dále z operačního zesilovače a koncového tran- \ zistoru.The seventh and eighth resistors are connected individually via a total of four operational amplifiers and a total of four switching groups via a fifth summing operational amplifier, to which a summing resistor is connected in parallel, to the output terminal of the converter. Each of the four switching groups is formed from five parallel branches; in each branch there is an electronic switch and in series with it a measuring resistor. The values of the five measuring resistors form a geometric series with a quotient of 10. The electronic switch is formed from a control switch, two control transistors and two field-controlled switching transistors, -further from an operational amplifier and a terminal transistor.
Vynález je použitelný zejména v systémech automatizovaného řízení a měření.The invention is applicable particularly in automated control and measurement systems.
Vynálezce týká zapojení číslicově analogového převodníku, pracujícího v binárně dekadickém . kódu s dlouhodobou-d-tabilitou a přesností 10 v němž je užito elektronických spínačů. Zapojení lze využít při ručním ovládání jako dekadického zdroje nebo jako analogového výstupu v číslicových systémech. Zapojení je realizovatelné také v integrované formě..The invention relates to a circuit of a digital-to-analog converter operating in a binary-decimal code with long-term stability and accuracy of 10, in which electronic switches are used. The circuit can be used for manual control as a decimal source or as an analog output in digital systems. The circuit can also be implemented in an integrated form.
//
Vynález je účelně využitelný v systémech automatizovaného měření a řízení.The invention is useful in automated measurement and control systems.
Společným charakteristickým rysem dosud známých zapojení číslicově analogových převod-, níků, které pracuji v přirozeném binárně dekadickém kódu, je spínání váhové struktury odporové sítě s poměrem odporů 8:4:2:1 nebo jejich dekadických násobků.A common characteristic of the previously known digital-to-analog converter circuits that operate in the natural binary-decadic code is the switching of the weight structure of a resistor network with a resistor ratio of 8:4:2:1 or their decimal multiples.
Základní nevýhodou - ve srovnání se zapojením podle vynálezu.- je poměrně značný počet různých hodnot přesných váhových odporů, dále obtížné provedení teplotní kompenzace odporové sítě a proměnlivá zátěž zdroje referenčního napětí.The basic disadvantage - compared to the circuit according to the invention - is the relatively large number of different values of precise weight resistors, the difficulty of performing temperature compensation of the resistor network and the variable load of the reference voltage source.
Naproti tomu zapojení podle vynálezu vykazuje řadu výhod, k nimž .patří dosažitelná vysoká přesnost a dlouhodobá stabilita 10“·>, odpovídající krátkodobá stabilita 10možnost teplotní kompenzace použitých přesných váhových odporů tvořících děliče, pouze dva druhy obvodů, které se opakují, dále malý počet hodnot dekadických váhových odporů, které jsou z hlediska cejchování výhodné, též možnost realizace zapojení v integrované formě, skutečnost, že zdi'oj referenčního napětí je zatěžován konstatní zátěží a proto vliv jeho vnitřního odporu se neuplatní; výhodou je také, že pomocí potenciometrů pro kompenzaci offsetu . operačních zesilovačů je možné provést účinné dokalibrování odporové sítě, takže odpadá obtížné a nepraktické dostavení odporů děliče odporové sítě.In contrast, the circuit according to the invention has a number of advantages, which include the achievable high accuracy and long-term stability of 10"·>, the corresponding short-term stability of 10, the possibility of temperature compensation of the used precise weight resistors forming the dividers, only two types of circuits that are repeated, furthermore a small number of values of decimal weight resistors, which are advantageous from the point of view of calibration, also the possibility of implementing the circuit in an integrated form, the fact that the reference voltage wall is loaded with a constant load and therefore the influence of its internal resistance does not apply; it is also an advantage that using potentiometers for offset compensation of operational amplifiers it is possible to perform an effective recalibration of the resistor network, so that the difficult and impractical adjustment of the resistors of the resistor network divider is eliminated.
Podstatou vynálezu je zapojení číslicově analogového převodníku, pracujícího v binár, -5 ně dekadickém kódu, s dlouhodobou přesností a stabilitou 10 , v němž je užito elektronických spínačů. Zapojení je podle vynálezu vytvořeno ze vstupního odporového děliče, složeného z celkem osmi odporů zapojených do série, přičemž začátek odporového děliče je připojen jednak ke vstupní svorce převodníku, určené pro připojení zdroje přesného referenčního napětí, jednak ke vstupu prvního operačního zesilovače.The essence of the invention is the connection of a digital-to-analog converter, operating in binary, -5 or decimal code, with long-term accuracy and stability 10 , in which electronic switches are used. The connection according to the invention is formed from an input resistor divider, consisting of a total of eight resistors connected in series, with the beginning of the resistor divider being connected both to the input terminal of the converter, intended for connecting a source of precise reference voltage, and to the input of the first operational amplifier.
Společný vývod čtvrtého odporu a pátého odporu odporového děliče je připojen ke.vstupu druhého operačního zesilovače. Společný vývod šestého odporu a sedmého odporu odporového děliče je připojen ke vstupu třetího, operačního zesilovače. Společný vývod sedmého odporu a osmého odporu odporového děliče je připojen ke vstupu čtvrtého operačního zesilovače a; konec odporového děliče je připojen k uzemňovaeímu vodiči. Výstup prvního operačního zesilovače je připojen ke vstupu první spínací skupiny, výstup druhého operačního zesilovače je připojen ke vstupu druhé spínací'skupiny, výstup třetího operačního zesilovače je připojen ke vstupu třetí spínací skupiny a konečně výstup čtvrtého operačního zesilovače je připojen ke vstupu čtvrté spínací skupiny.The common terminal of the fourth resistor and the fifth resistor of the resistive divider is connected to the input of the second operational amplifier. The common terminal of the sixth resistor and the seventh resistor of the resistive divider is connected to the input of the third operational amplifier. The common terminal of the seventh resistor and the eighth resistor of the resistive divider is connected to the input of the fourth operational amplifier and; the end of the resistive divider is connected to the grounding conductor. The output of the first operational amplifier is connected to the input of the first switching group, the output of the second operational amplifier is connected to the input of the second switching group, the output of the third operational amplifier is connected to the input of the third switching group and finally the output of the fourth operational amplifier is connected to the input of the fourth switching group.
Výstupy všech čtyř spínacích skupin jsou spojeny se sběrnicí a připojeny ke vstupu pátého, součtového operačního zesilovače 'a tento vstup je přes součtový odpor spojen s jeho výstupem a výstupní svorkou převodníku.The outputs of all four switching groups are connected to the bus and connected to the input of the fifth, summing operational amplifier 'and this input is connected through a summing resistor to its output and the output terminal of the converter.
Podle vynálezu je dále spínací skupina vytvořena z pěti elektronických spínačů, z jednoho prvního měrného odporu, z jednoho druhého měrného odporu o desetinásobné hodnotě prvního měrného odporu, z jednoho třetího měrného odporu o stonásobné hodnotě prvního měrného odporu, z jednoho čtvrtého měrného odporu o tisícinásobné hodnotě prvního měrného odporu a z jednoho pátého měrného odporu o desetitisícinásobné hodnotě prvního měrného odporu. Vstup spínací skupiny je spojen se spolu spojenými prvními svorkami pěti elektronických spínačů. .According to the invention, the switching group is further formed of five electronic switches, one first resistor, one second resistor with a value ten times that of the first resistor, one third resistor with a value one hundred times that of the first resistor, one fourth resistor with a value one thousand times that of the first resistor and one fifth resistor with a value ten thousand times that of the first resistor. The input of the switching group is connected to the first terminals of the five electronic switches connected together. .
Druhá svorka prvního elektronického spínače je připojena k prvnímu, vývodu prvního měrného odporu, druhá svorka druhého elektronického spínače je připojena k prvnímu vývodu druhého měrného odporu, druhá svorka třetího elektronického spínače je připojena k prvnímu vý-.The second terminal of the first electronic switch is connected to the first terminal of the first resistor, the second terminal of the second electronic switch is connected to the first terminal of the second resistor, the second terminal of the third electronic switch is connected to the first terminal.
211570 2 vodu třetího měrného odporu, druhá svorka čtvrtého elektronického spínače je připojena k prvnímu vývodu čtvrtého měrného odporu a druhá svorka pátého elektronického spínače je připojena k prvnímu vývodu pátého měrného odporu. Druhé vývody věeoh pěti měrných odporů jsou spolu spojeny a připojeny k výstupu.spínací skupiny.211570 2 the lead of the third resistor, the second terminal of the fourth electronic switch is connected to the first terminal of the fourth resistor and the second terminal of the fifth electronic switch is connected to the first terminal of the fifth resistor. The second terminals of all five resistors are connected together and connected to the output of the switching group.
Podle vynálezu je dále elektronický spínač vytvořen z jednoho vnějšího ovládacího spínače, ze dvou řídících tranzistorů, ze· dvou spínacích tranzistorů řízených polem, z jednoho operačního zesilovače a z jednoho koncového tranzistoru.According to the invention, the electronic switch is further formed from one external control switch, two control transistors, two field-controlled switching transistors, one operational amplifier and one output transistor.
První svorka elektronického spínače je připojena ke kolektoru prvního spínacího tranzistoru řízeného polem, jehož emitor je jednak připojen k neinvestujícímu vstupu operačního zesilovače, jednak ke kolektoru druhého spínacího tranzistoru řízeného polem, a jehož báze je připojena ke kolektoru prvního řídícího tranzistoru. Báze druhého spínacího tranzistoru řízeného polem je připojena ke kolektoru druhého řídicího tranzistoru, emitor druhého spínacího tranzistoru řízeného polem je připojen k uzemňovácímu vodiči, k němuž je také připojen druhý kontakt ovládacího spínače, jehož první kontakt je přes druhý odpor spojen s bází prvního řídicího tranzistoru a zároveň přes první odpor se svorkou pro připojení ke kladnému pólu napájecího zdroje, k níž je připojen také jednak emitor prvního řídicího tranzistoru, jednak přes třetí odpor kolektor druhého řídicího tranzistoru, jakož kladný.napájecí vzestup operačního zesilovače a kolektor koncového tranzistoru.The first terminal of the electronic switch is connected to the collector of the first field-controlled switching transistor, the emitter of which is connected to the non-inverting input of the operational amplifier, and to the collector of the second field-controlled switching transistor, and the base of which is connected to the collector of the first control transistor. The base of the second field-controlled switching transistor is connected to the collector of the second control transistor, the emitter of the second field-controlled switching transistor is connected to the ground conductor, to which is also connected the second contact of the control switch, the first contact of which is connected via the second resistor to the base of the first control transistor and at the same time via the first resistor to a terminal for connection to the positive pole of the power supply, to which is also connected both the emitter of the first control transistor, and via the third resistor the collector of the second control transistor, as well as the positive supply rise of the operational amplifier and the collector of the output transistor.
• ' / '• ' / '
Svorka pro připojení k zápornému pólu napájecího zdroje je, jednak přes pátý odpor spojena s bází druhého řídicího tranzistoru a přes čtvrtý odpor s kolektorem prvního řídicího tranzistoru, jednak je spojena s emitorem druhého řídicího, tranzistoru a zároveň se záporným napájecím vstupem operačního zesilovače, jehož inveřtující vstup je přes šestý odpor připojen k emitoru koncového tranzistoru a zároveň ke druhé svorce elektronického spínače, yýstup operačního zesilovače. (Z6) je spojen s bází koncového tranzistoru (T3).The terminal for connection to the negative pole of the power supply is, on the one hand, connected via the fifth resistor to the base of the second control transistor and via the fourth resistor to the collector of the first control transistor, on the other hand, it is connected to the emitter of the second control transistor and at the same time to the negative supply input of the operational amplifier, whose inverting input is connected via the sixth resistor to the emitter of the terminal transistor and at the same time to the second terminal of the electronic switch, the output of the operational amplifier. (Z6) is connected to the base of the terminal transistor (T3).
Podstata vynálezu je dále vysvětlena na příkladu jeho provedení, které je popsáno pomocí připojených výkresů, na nichž je znázorněno: na obr. 1 - blokové schéma zapojení úplného pětimístného číslicově analogového převodníku, na obr. 2 - příklad schématu zapojeni jednoho z elektronických spínačů.The essence of the invention is further explained by an example of its embodiment, which is described with the help of the attached drawings, which show: Fig. 1 - block diagram of a complete five-digit digital-to-analog converter, Fig. 2 - an example of a diagram of the connection of one of the electronic switches.
Ňa obr. 1 je vstupní odporový dělič číslicově analogového převodníku vytvořen řadou celkem osmi odporů Rl -až R8 zapojených v sérii. Začátek vstupního děliče je připojen jednak ke vstupní svorce Sl pro připojení ke zdroji přesného referenčního napětí UR, jednak ke vstupu prvního operačního zesilovače Z1. Společný vývod čtvrtého odporu R4 a pátého odporu R? je připojen ke vstupu druhého operačního zesilovače Z2. společný vývod šestého odporu R6 a sedmého odporu R7 je připojen ke vstupu třetího operačního zesilovače Z3 a konečně společný vývod sedmého odporu R7 a osmého odporu R8 je připojen ke vstupu čtvrtého operačního zesilovače Z4. Konec odporového děliče, tj. druhý vývod osmého odporu R8.3e spojen s uzemňovacím vodičem.In Fig. 1, the input resistor divider of the digital-to-analog converter is formed by a series of eight resistors Rl -to R8 connected in series. The beginning of the input divider is connected to the input terminal Sl for connection to the source of the precise reference voltage U R , and to the input of the first operational amplifier Z1. The common terminal of the fourth resistor R4 and the fifth resistor R? is connected to the input of the second operational amplifier Z2. The common terminal of the sixth resistor R6 and the seventh resistor R7 is connected to the input of the third operational amplifier Z3 and finally the common terminal of the seventh resistor R7 and the eighth resistor R8 is connected to the input of the fourth operational amplifier Z4. The end of the resistor divider, i.e. the second terminal of the eighth resistor R8.3e is connected to the ground conductor.
Na obr. 1 je čárkovaně naznačen odpor R9 a svorka Sl/ pro připojení zdroje referenčního napětí UR. Toto řešení přichází v úvahu, pokud je k dispozici zdroj vyššího referenčního napětí UR, nežli je napětí UR. Odpor R9 má potom takovou hodnotu, aby na vstupu prvního operačního zesilovače 21 a tedy na začátku odporového děliče, tj. na prvním vývodu prvního odporu Rl. bylo přesné referenční napětí UR.In Fig. 1, the resistor R9 and the terminal S1/ for connecting the reference voltage source U R are indicated by dashed lines. This solution is considered if a source of higher reference voltage U R than the voltage U R is available. The resistor R9 then has such a value that the exact reference voltage U R is present at the input of the first operational amplifier 21 and therefore at the beginning of the resistor divider, i.e. at the first terminal of the first resistor Rl.
Výstup prvního operačního zesilovače Zf je připojen k první spínací skupině, ke spolu spojeným prvním kontaktům prvního až pátého elektronického spínače g 80, £ 81 . £ 82. S 82, § 84. Druhé kontakty těchto spínačů jsou jednotlivě připojeny k prvním vývodům měrných odporů R10-. Rl 1. R12. Rl3. R14. jejichž druhé vývody jsou spojeiiy a připojeny ke sběrnici S3.The output of the first operational amplifier Zf is connected to the first switching group, to the first contacts of the first to fifth electronic switches g 80, £ 81 . £ 82. S 82, § 84, which are connected together. The second contacts of these switches are individually connected to the first terminals of the resistors R10-. Rl 1. R12. Rl3. R14. whose second terminals are connected together and connected to the bus S3.
k níž je připojen vstup pátého součtového operačního zesilovače Z5. k němuž je paralelně připojen součtový odpor R30.to which the input of the fifth summing operational amplifier Z5 is connected. to which the summing resistor R30 is connected in parallel.
i . 211570i. 211570
Výstup součtového operačního zesilovače Z5 je připojen k výstupní svorce S2 pro odběr výstupního napětí Uv, které odpovídá zadané binárně dekadické kombinaci.The output of the summing operational amplifier Z5 is connected to the output terminal S2 for taking the output voltage Uv, which corresponds to the specified binary-decimal combination.
Výstup druhého operačního zesilovače 22 je připojen ke druhé spínací skupině, ke spolu spojeným prvním kontaktům šestého až desátého elektronického spínače S40. S41 S42. S43. S44. Druhé kontakty těchto spínačů jsou jednotlivě připojeny k prvním vývodům měrných odporů RÍ5. R16. R17. R18. R19. jejichž druhé vývody jsou spolu spojeny a připojený ke sběrnici S3.The output of the second operational amplifier 22 is connected to the second switching group, to the connected first contacts of the sixth to tenth electronic switches S40. S41 S42. S43. S44. The second contacts of these switches are individually connected to the first terminals of the resistors R15. R16. R17. R18. R19. whose second terminals are connected together and connected to the bus S3.
Výstup třetího operačního zesilovače Z3 je připojen ke třetí spínací skupině, ke spolu spojeným prvním kontaktům jedenáctého až patnáctého elektronického spínače' S20. S21. S22.The output of the third operational amplifier Z3 is connected to the third switching group, to the interconnected first contacts of the eleventh to fifteenth electronic switches S20, S21, S22.
S23. S2'4. Druhé kontakty těchto spínačů jsou jednotlivě připojeny k prvním vývodům měrných odporů R20. R21. R22. R23. R24. jejichž druhé vývody jsou spolu spojeny a připojeny ke sběrnici S3.S23. S2'4. The second contacts of these switches are individually connected to the first terminals of the resistors R20. R21. R22. R23. R24. whose second terminals are connected together and connected to the bus S3.
Výstup čtvrtého operačního zesilovače Z4 je připojen ke čtvrté spínací skupině, ke spolu spojeným prvním kontaktům šestnáctého až dvanáctého elektronického spínače S10. S11. S12. St3. S14. Druhé kontakty těchto spínačů jsou jednotlivě připojeny k prvním vývodům měrných odporů R25. R26, R27. R28. R29. jejichž druhé vývody jsou spolu spojeny a připojeny také ke sběrniciThe output of the fourth operational amplifier Z4 is connected to the fourth switching group, to the first contacts of the sixteenth to twelfth electronic switches S10. S11. S12. St3. S14. The second contacts of these switches are individually connected to the first terminals of the resistors R25. R26, R27. R28. R29. whose second terminals are connected together and also connected to the bus
Hodnoty odporů R10 až R14 v první spínací skupině tvoří geometrickou řadu s kvocientem 10, to znamená, že hodnota odporu R11 je rovna desetinásobku hodnoty odporu R10 atd., takže například hodnota odporu R14 je rovna ,0^ . hodnota odporu R10. Totéž platí o ostatních měrných odporech ve druhé až čtvrté spínací skupině.The values of resistors R10 to R14 in the first switching group form a geometric series with a quotient of 10, that is, the value of resistor R11 is equal to ten times the value of resistor R10, etc., so that, for example, the value of resistor R14 is equal to .0^ . the value of resistor R10. The same applies to the other resistors in the second to fourth switching groups.
Elektronické spínače S80 až S14 jsou na obr. 1 naznačeny pouze symbolicky, zjednodušeně. Příklad konkrétního, podrobného zapojení úplného elektronického spínače je znázorněn na obr. 2.The electronic switches S80 to S14 are only symbolically, in a simplified manner, shown in Fig. 1. An example of a specific, detailed connection of a complete electronic switch is shown in Fig. 2.
Na obr. 2 je elektronický spínač vytvořen dvěma spínacími tranzistory Fg, F2 řízenými polem, tj. typu FET, dvěma řídicími tranzistory gg, gg, jejichž prostřednictvím ovládá vnější spíhač Sv tranzistory Fg,·. F2. dále operačním zesilovačem Z6 a koncovým tranzistorem T3. 1 Svorka S4 pro připojeni ke kladnému pólu.napájecího zdroje je jednak přes první odpor R31 a přes druhý odpor R32 spojena s prvním kontaktem ovládacího spínače Sv. realizovaného například mechanicky pomocí binárně dekadického stavítka nebo tranzistorem, jednak je spojena s emitorem prvního řídicího tranzistoru gg, s prvním vývodem třetího odporu R35. s kladným napájecím vstupem operačního zesilovače 26 a s kolektorem koncového tranzistoru gg. Druhý kontakt ovládacího spínače Sv je spojen s Uzemňovacím vodičem a společný vývod prvního odporu R31 a druhého odporu R32 je připojen k bázi prvního řídicího tranzistoru gg, jehož kolektor je připojen jednak k prvnímu vývodu čtvrtého odporu R33. jednak k bázi prvního spínacího tranzistoru FI řízeného polem. Společný vývod čtvrtého odporu Rgg a pátého odporu R34 je připojen k báz.i druhého řídicího tranzistoru gg. Druhý vývod pátého odporu R34 ie spolu s emitorem druhého řídicího tranzistoru T2 připojen ke svorce S5 pro připojení k zápornému pólu napájecího zdroje. Svorka S5 je připojena zároveň k zápornému napájecímu vstupu operačního zesilovače 26.In Fig. 2, the electronic switch is formed by two field-controlled switching transistors Fg, F2, i.e. of the FET type, two control transistors gg, gg, through which the external coupler Sv controls the transistors Fg, F2. further by the operational amplifier Z6 and the terminal transistor T3. 1 The terminal S4 for connection to the positive pole of the power supply is connected to the first contact of the control switch Sv. implemented, for example, mechanically using a binary-decadic tumbler or a transistor, via the first resistor R31 and via the second resistor R32, and is connected to the emitter of the first control transistor gg, to the first terminal of the third resistor R35. to the positive power input of the operational amplifier 26 and to the collector of the terminal transistor gg. The second contact of the control switch Sv is connected to the Grounding conductor and the common terminal of the first resistor R31 and the second resistor R32 is connected to the base of the first control transistor gg, the collector of which is connected on the one hand to the first terminal of the fourth resistor R33. on the other hand to the base of the first field-controlled switching transistor FI. The common terminal of the fourth resistor Rgg and the fifth resistor R34 is connected to the base of the second control transistor gg. The second terminal of the fifth resistor R34 is connected together with the emitter of the second control transistor T2 to the terminal S5 for connection to the negative pole of the power supply. The terminal S5 is also connected to the negative power input of the operational amplifier 26.
Kolektor druhého řídicího tranzistoru T2 je připojen jednak ke druhému vývodu třetího odporu Rgg, jednak k bázi druhého spínacího tranzistoru F2 řízeného polem. Kolektor prvního spínacího tranzistoru FI je spojen s první svorkou A elektronického spínače, emitor tohoto prvního spínacího tranzistoru FI je spojen s kolektorem druhého spínacího tranzistoru F2 a zároveň s neinvertujícím vstupem operačního zesilovače Z6, zatímco emitor druhého spínacího tranzistoru F2 je spojen s uzemňovacím vodičem. Invertující vstup operačního zesilovače 26 je přes vazební, šestý odpor R36. spojen se druhou svorkou B elektronického spínače. Výstup operačního zesilovače Z6 je připojen k bázi koncového tranzistoru gg, jehož emitor je připojen ke druhé svorce B elektronického spínače.The collector of the second control transistor T2 is connected to the second terminal of the third resistor Rgg and to the base of the second field-controlled switching transistor F2. The collector of the first switching transistor FI is connected to the first terminal A of the electronic switch, the emitter of this first switching transistor FI is connected to the collector of the second switching transistor F2 and at the same time to the non-inverting input of the operational amplifier Z6, while the emitter of the second switching transistor F2 is connected to the ground conductor. The inverting input of the operational amplifier 26 is connected to the second terminal B of the electronic switch via the coupling, sixth resistor R36. The output of the operational amplifier Z6 is connected to the base of the final transistor gg, the emitter of which is connected to the second terminal B of the electronic switch.
Činnost číslicově analogového převodníku, zapojeného podle vynálezu souhlasně s obr. 1, je následující: zapojení pracuje s váhovými napětími 8V, 4V, 2V, IV. Spínaoí odporová sil je vytvořena pouze z dekadických odporů. Princip činnosti spočívá podobně jako u jiných typů číslicově analogových převodníků v dekódováni vstupních signálů v číslicově binárně dekadickém tvaru a jeho převodu na analogový napěťový signál na základě následujícího vztahu:The operation of the digital-to-analog converter, connected according to the invention in accordance with Fig. 1, is as follows: the circuit operates with weighting voltages 8V, 4V, 2V, IV. The switching resistor is made only of decimal resistors. The principle of operation, similar to other types of digital-to-analog converters, consists in decoding the input signals in the digital binary decimal form and its conversion to an analog voltage signal based on the following relationship:
-u = 10° (8 S80 + 4 S40 + 2 S20 + S10) + + 10'1 (8 S81 + 4 S41 + 2 S21 + Sil + + 10-2 (8 S82 + 4 S42 + 2 S22 + S12) + + 10“3 (8 S83 +4 S43 + 2 S23 + S13) + + 10-4 (8 S84 + 4 S44 + 2 S24 + S14), přičemž R30 = 1.-u = 10° (8 S80 + 4 S40 + 2 S20 + S10) + + 10' 1 (8 S81 + 4 S41 + 2 S21 + Sil + + 10 -2 (8 S82 + 4 S42 + 2 S22 + S12) + + 10“ 3 (8 S83 +4 S43 + 2 S23 + S13) + + 10 -4 (8 S84 + 4 S44 + 2 S24 + S14), where R30 = 1.
Přitom hodnota Uy je hodnota napěťového signálu na výstupu číslicově analogového převodníku a hodnoty koeficientů S80 áž S14 nabývají hodnoty 1 nebo 0 v souhlase s dále uvedenou tabulkou přirozeného binárně dekadického kódu:The value U y is the value of the voltage signal at the output of the digital-to-analog converter and the values of the coefficients S80 to S14 take on the values 1 or 0 in accordance with the following table of the natural binary-decimal code:
S S S S SS S S S S
Ve zjednodušeném vzorci pro ~UV jsou uvedeny pouze poměry odporů a napětí.In the simplified formula for ~U V, only the resistance and voltage ratios are given.
Na vstupním děliči, tedy na vstupech operačních zesilovačů Z1. Z2. Z3. Z4. se vytvářejí váhová napětí 8V, 4V, 2V a IV. Dělič je oddělen celkem čtyřmi operačními zesilovači Z1. Z2. Z£> Zi od celkem čtyř spínacích skupin. Potenciometrické trimry pro kompenzaci offsetu těchto operačních zesilovačů slouží zároveň pro přesnou justaci váhových napětí. Pokud mají odpory RJ. až R8 Stejný teplotní koeficient, to znamená, že to jsou například manganinové odpory stejné šarže, pak jsou váhová napětí teplotně nezávislá.At the input divider, i.e. at the inputs of the operational amplifiers Z1. Z2. Z3. Z4., the weighting voltages 8V, 4V, 2V and IV are created. The divider is separated by a total of four operational amplifiers Z1. Z2. Z£> Zi from a total of four switching groups. Potentiometric trimmers for offset compensation of these operational amplifiers also serve for precise adjustment of the weighting voltages. If the resistors RJ. to R8 have the same temperature coefficient, that is, for example, they are manganin resistors of the same batch, then the weighting voltages are temperature independent.
Proudy procházející sepnutými spínači S80 až S14 a příslušnými odpory R10 až R29 se sečítají v součtovém odporu R30 pátého součtového operačního zesilovače Z5 a vytvářejí žádané výstupní napětí Uy, odpovídající zadané binární kombinaci. Aby toto výstupní napětí Uy bylo teplotně nezávislé, je nutné, aby teplotní koeficient součtového odporu R30 byl stejný jako teplotní koeficient odporů Rl0 až R29.The currents passing through the closed switches S80 to S14 and the respective resistors R10 to R29 are summed in the summing resistor R30 of the fifth summing operational amplifier Z5 and create the desired output voltage U y , corresponding to the specified binary combination. In order for this output voltage U y to be temperature independent, it is necessary that the temperature coefficient of the summing resistor R30 be the same as the temperature coefficient of the resistors Rl0 to R29.
Činnost vlastních elektronických spínačů, zapojených podle obr. 2, je následující: spínání, to znamená vodivé propojení první svorky A se druhou svorkou B, přičemž tyto dvě svorky představují kontakty jednoho ze spínačů S80 až S14. provádějí dva spínací tranzistory P2, F£ řízené polem, které jsou ovládány vnějším spínačem Sv prostřednictví^ dvou.řídicích tranzistorů TI a T2,a sice tak, že je vždy jeden z obou ve vodivém stavu a druhý v nevodivém stavu. Každý z měrných odporů Ř10 až R29 je od příslušného elektronického spínače oddělen operačním zesilovačem Z6 a koncovým tranzistorem T3. který snižuje výkonovou ztrátu zesilovače na minimum, 'což je nutné z důvodů snížení teplotního driftu operačního zesilovačeThe operation of the electronic switches themselves, connected according to Fig. 2, is as follows: switching, that is, conductive connection of the first terminal A with the second terminal B, these two terminals representing the contacts of one of the switches S80 to S14. are performed by two field-controlled switching transistors P2, F£, which are controlled by an external switch Sv through two control transistors T1 and T2, namely in such a way that one of the two is always in the conductive state and the other in the non-conductive state. Each of the specific resistors Ø10 to R29 is separated from the respective electronic switch by an operational amplifier Z6 and a terminal transistor T3. which reduces the power loss of the amplifier to a minimum, which is necessary for reasons of reducing the temperature drift of the operational amplifier
Z6. Potenciometr pro kompenzaci ofsetuoperačního zesilovače Z6 slouží k přesnému nastavení nulového výstupu. Spínač Sv lze realizovat mechanicky pomocí binárně dekadického stavítka nebo tranzistorem, například hradlem TTL logiky s otevřeným kolektorem.Z6. The potentiometer for compensation of the offset of the operational amplifier Z6 serves for precise adjustment of the zero output. The switch Sv can be implemented mechanically using a binary-decadic tumbler or by a transistor, for example a TTL logic gate with an open collector.
Pro snadné pochopení činnosti je dále uveden příklad převodu čísla 93582 na analogovou hodnotu, to znamená na odpovídající napětí Uy.For easy understanding of the operation, an example of converting the number 93582 to an analog value, i.e. to the corresponding voltage Uy, is given below.
Podle tabulky přirozeného binárně dekadického kódu odpovídá číslicím 9, 3, 5, 8, 2 následující binární vyjádření:According to the table of natural binary-decimal code, the following binary representation corresponds to the digits 9, 3, 5, 8, 2:
»»
3 5 8 23 5 8 2
1001 0011 0101 1000 0010'1001 0011 0101 1000 0010'
Uvedené binární vyjádření se realizují sepnutím spínačů odpovídajících zakroužkovaným jedničkám v tabulce přirozeného binárně dekadického kódu;The above binary expressions are implemented by turning on the switches corresponding to the circled ones in the table of the natural binary-decimal code;
Za předpokladu, že napětí na vstupu prvního operačního zesilovače je rovno přesně 87, proud tekoucí do součtového odporu R30 podle obr. 1 má hodnotu souhlasně s následujícím vztahem pro výstupní analogové napětí υγ:Assuming that the voltage at the input of the first operational amplifier is exactly 87, the current flowing into the sum resistor R30 according to Fig. 1 has a value consistent with the following relationship for the output analog voltage υ γ :
10° (8+1) + 101 (2 + 1) + 10“2 (4 + 1) + 10-3 (8) + 10“4 (2) = = 9 + 0,3 + 0,05 + 0,008 + 0,0002 = 9,3582 mA10° (8+1) + 10 1 (2 + 1) + 10“ 2 (4 + 1) + 10 -3 (8) + 10“ 4 (2) = = 9 + 0.3 + 0.05 + 0.008 + 0.0002 = 9.3582 mA
Napětí Uv na odporu 1 000 ohmů 9,3582 V, absolutní hodnota.Voltage U v across a 1,000 ohm resistor 9.3582 V, absolute value.
Pokud není k dispozici přesné referenční napětí U^, ale napětí vyšší, je nutno zapojit do série se vstupním váhovým děličem odpor R9. připojený ke vstupní svorce SI f Jeho velikost je taková, aby na vstupu prvního operačního zesilovače Z1 bylo přesné referenční napětí uB.If an accurate reference voltage U^ is not available, but a higher voltage is, it is necessary to connect a resistor R9 in series with the input weight divider, connected to the input terminal SI f. Its size is such that the input of the first operational amplifier Z1 has an accurate reference voltage u B .
Proud odebíraný ze zdroje referenčního napětí lze kompenzovat různými známými způsoby, například užitím pomocného stabilizovaného zdroje napětí.The current drawn from the reference voltage source can be compensated in various known ways, for example by using an auxiliary stabilized voltage source.
Při realizaci zapojení podle vynálezu bylo užito odporů RI až R8 o hodnotě 100 ohmů.When implementing the circuit according to the invention, resistors R1 to R8 with a value of 100 ohms were used.
Na vstupu prvního operačního zesilovače bylo napětí 87, na vstupu druhého, operačního zesilovače 4Vj na vstupu třetího operačního zesilovače 27 a ha vstupu čtvrtého operačního zesilovače 17. < .The voltage at the input of the first operational amplifier was 87, at the input of the second operational amplifier 4V, at the input of the third operational amplifier 27, and at the input of the fourth operational amplifier 17. < .
Stálou přesnost a dlouhodobou stabilitu výstupního analogového napětí Uy lze dosáhnout a udržet pouze udržením stálého váhového poměru odporového děliče. Musí být proto zajištěn stejný teplotní koeficient odporů děliče a jejich stejná teplotní vazba. Bez splnění této podmínky by nebylo dosaženo vysoké přesnosti a dlouhodobé stability výstupního analogového napětí Uy ani při nastavení přesnosti absolutních hodnot odporů děliče, oož je samozřejmostí.Constant accuracy and long-term stability of the output analog voltage Uy can only be achieved and maintained by maintaining a constant weight ratio of the resistor divider. Therefore, the same temperature coefficient of the divider resistors and their same temperature coupling must be ensured. Without fulfilling this condition, high accuracy and long-term stability of the output analog voltage Uy would not be achieved even when setting the accuracy of the absolute values of the divider resistors, which is a matter of course.
Zapojení elektronického spínače znázorněné na obr. 2- je nutné pouze pro nejvyšší bity vstupního slova, které způsobují větší změnu výstupního analogového napětí. Při menších váhových proudech lze ovšem zapojení zjednodušit, to znamená, že lze vypustit koncový tranzistor T3. U nejnižších bitů, kde odpor kolektor - emitor sepnutého prvního spínacího tranzis211570 toru FI řízeného polem neovlivni přesnost převodu, lze zapojení dále zjednodušit tím, že se vypustí operační zesilovač Z6. Toto zjednodušení umožní u nižších bitů zvýšit rychlost převodu a zároveň snížit vliv přechodových jevů.The electronic switch circuit shown in Fig. 2- is only necessary for the highest bits of the input word, which cause a larger change in the output analog voltage. However, for smaller weighting currents, the circuit can be simplified, i.e. the terminal transistor T3 can be omitted. For the lowest bits, where the collector-emitter resistance of the switched first field-controlled switching transistor FI does not affect the accuracy of the conversion, the circuit can be further simplified by omitting the operational amplifier Z6. This simplification will allow the conversion speed to be increased for the lower bits and at the same time reduce the influence of transients.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS700579A CS211570B1 (en) | 1979-10-16 | 1979-10-16 | Connection of a digital-to-analog converter operating in binary decadic code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS700579A CS211570B1 (en) | 1979-10-16 | 1979-10-16 | Connection of a digital-to-analog converter operating in binary decadic code |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS211570B1 true CS211570B1 (en) | 1982-02-26 |
Family
ID=5418351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS700579A CS211570B1 (en) | 1979-10-16 | 1979-10-16 | Connection of a digital-to-analog converter operating in binary decadic code |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS211570B1 (en) |
-
1979
- 1979-10-16 CS CS700579A patent/CS211570B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3755807A (en) | Resistor-ladder circuit | |
| CN115833841A (en) | Digital to analog converters, chips and electronic equipment | |
| US4766415A (en) | Digital-to-analog converter with temperature compensation | |
| US3916327A (en) | Output circuit for a voltage-divider device | |
| GB1575556A (en) | Non-linear direct-current amplifiers | |
| US3577139A (en) | Analog-to-digital converter | |
| US4942397A (en) | Elimination of linearity superposition error in digital-to-analog converters | |
| CS211570B1 (en) | Connection of a digital-to-analog converter operating in binary decadic code | |
| US4157494A (en) | Controlled multidigit resistance box | |
| US5084703A (en) | Precision digital-to-analog converter | |
| US4494107A (en) | Digital to analog converter | |
| WO1990016114A1 (en) | Digital to analog converters | |
| KR0137765B1 (en) | Current split circuit having a digital to analog converter | |
| RU2066068C1 (en) | Current-to-voltage converter | |
| SU1374431A1 (en) | D-a converter | |
| RU1837380C (en) | Ambiguous standard of electric resistance | |
| SU432535A1 (en) | DIODE FUNCTIONAL CONVERTER | |
| SU926680A1 (en) | Diode function converter | |
| SU1424032A1 (en) | Code-controlled conductivity unit | |
| RU2024917C1 (en) | Direct current stabilizer | |
| SU1208568A1 (en) | Device for solving elliptic equations | |
| SU556341A1 (en) | Discrete Level Gauge | |
| GB2077536A (en) | Digital to analog converter | |
| SU598233A1 (en) | Digital-analogue multiplier | |
| SU1300504A1 (en) | Digital-to-analog tangent converter |