CS210787B1

CS210787B1 - Reconnect the pulse counter with sign-size output

Info

Publication number: CS210787B1
Application number: CS535578A
Authority: CS
Inventors: Marian Stofka
Original assignee: Marian Stofka
Priority date: 1978-08-17
Filing date: 1978-08-17
Publication date: 1982-01-29

Abstract

Účelom vynálezu je riešenie kódovania údajového výstupu vratného počítadla impulzov v tvare znamienko-veIkosč v príamom kóde pre všetky stavy počítadla, vyjadrujúce kladné a záporné čísla. Toto riešenie sa dosahuje zapojením kaskády integrovaných vratných počítadiel, súčtového logického člena prek1ápacieho obvodu a kombinačného logického obvodu. Kaskáda vratných integrovaných počítadiel /1/ má vstupy /F /, /B /. počítania impulzov spojené s výstupmi koinB inačného logického obvodu /4/. Údajový.vstup preklápacieho obvodu /3/ a jeden vstup kombinačného obvodu / 4 / sú spojené s vonkajším rradiacím vstupom /P/ směru počítania. Druhý vstup kombinacného obvodu /4/ je tvořený vonkajším vstupom /1/ počítania impulzov, třetí vstup je spojený s výstupom /S/ preklápacieho obvodu /3/. Zapisovači vstup preklápacieho obvodu /3/ je spojený s výstupom /B / přenosu "nadol" s najvyššou váhou v kaskádě /1/. Logický stav na výstupe /8/ preklápacieho obvodu /3/ vyjadřuje znamienko napočítaného údaja. Vnútorný směr počítania impulzov v kaskádě /1/ jc ríadený kombinačným logickým obvodom /4/. Tento směr je "dopředu", ak sú súhlasné algebraické významy logických s t a v o v na vstupe / P / a na výstupe ίS/. Ak sú tieto algebraické významy nesuhlas né vnútorný směr počítania je ”dozadu". Znamienko napočítaného údaja sa mění pri přechode stavu počítadla cez "nulu" pri vnútornom smere. počítania "dozadu” v kaskádě / I/·. Vnútorný směr počítania impulzov . . v kaskádě /I/ sa přitom změní na "dopředu". /RQ/ je nulovací vstup počítadla.The purpose of the invention is to provide a solution for coding the data output of a reversible pulse counter in the form of a sign-magnitude in a direct code for all states of the counter, expressing positive and negative numbers. This solution is achieved by connecting a cascade of integrated reversible counters, a summation logic element of a flip-flop circuit and a combinational logic circuit. The cascade of reversible integrated counters /1/ has pulse counting inputs /F/, /B/ connected to the outputs of a combinational logic circuit /4/. The data input of the flip-flop circuit /3/ and one input of the combinational circuit /4/ are connected to an external control input /P/ of the counting direction. The second input of the combinational circuit /4/ is formed by an external pulse counting input /1/, the third input is connected to the output /S/ of the flip-flop circuit /3/. The write input of the flip-flop circuit /3/ is connected to the output /B/ of the "down" transfer with the highest weight in the cascade /1/. The logical state at the output /8/ of the flip-flop circuit /3/ expresses the sign of the counted data. The internal direction of counting pulses in the cascade /1/ is controlled by the combinational logic circuit /4/. This direction is "forward" if the algebraic meanings of the logical states at the input /P/ and at the output ίS/ are consistent. If these algebraic meanings are inconsistent, the internal direction of counting is "backward". The sign of the counted data changes when the counter state passes through "zero" in the internal direction. of counting "backward" in the cascade /I/·. The internal direction of counting pulses . . in the cascade /I/ changes to "forward". /RQ/ is the counter reset input.

Description

Vynález rieši zapojenie vratného počítadla impulzov tak, že údajový výstup je kódovaný v tvare znamienko - velkosť v priamom kóde pre všetky stavy počítadla, vyjadrujúce kladné a záporné čísla.The invention solves the connection of a reversible pulse counter so that the data output is coded in the form of a sign-size in direct code for all counter states, expressing positive and negative numbers.

Doteraz známe zapojenia vratných počítadiel majú výstup v priamom kóde len pre jedno zo znamienok, najčastejšie kladné. Tieto počítadla majú po přechode nulovým stavom, pri počítaní impulzov v smere dozadu, vyjádřený údajový výstup v doplnkovom kóde. Aby sa dal výstup ta* kéhoto počítadla připojit na vstupy zariadenia, ktoré vyžaduje vstup údaja v tvare znamienko - velkosť, například zobrazovacej jednotky, je potřebný převodník doplňkového kódu na priamy kód. Převodník pozostáva zo sekvenčnej a kombinacnej časti. Sekvenčná časťzaznamenává přechod stavu počítadla nulou pri počítaní impulzov v smere dozadu a riadi kombinačnú časť. Kombinačná Časť je náročná z hladiska počtu logických členov, potřebných na jej realizáciu, kedže převod doplňkového kódu na priamy kód sa musí vykonať paralelné pre každý z jednobitových údajových výstupov počítadla. Zložitosť prevodníka kódu teda rastie so zváčšovaním kapacity počítadla.Previously known counter counters have a direct code output for only one of the signs, most often positive. These counters have a data output in the additional code when crossing the zero state, when counting backward pulses. In order to connect the output of such a counter to inputs of a device that requires a sign-size input of, for example, a display unit, an additional code to direct code converter is required. The converter consists of a sequential and a combination part. The sequential portion records the transition of the counter state to zero when counting backward pulses and controls the combination portion. The combination part is demanding in terms of the number of logic elements required to implement it, since the conversion of the additional code to the direct code must be performed in parallel for each of the one-bit counter data outputs. Thus, the complexity of the code converter increases as the counter capacity increases.

Uvedený nedostatok je odstránený zapojením vratného počítadla impulzov s výstupem v tvare znamienko - velkosť podlá vynálezu, ktorého podstatou je zostava jedného, alebo viacerých integrovaných vratných počítadiel, súčtového logického člena, preklápacieho obvodu a kombinačného logického obvodu, zapojených tak, že kaskáda počítadiel s odlišenou váhou údajových výstupov má nulovacie vstupy spojené s výstupom súčtového logického člena, že súčtový logický člen má jeden vstup s výstupom přenosu nadol o najvyššej váhe kaskády počítadiel a druhý výstup spojený s vonkajším nulovacím vstupom, že preklápací obvod .má údajový vstup spojený s vonkajším riadicim vstupom směru počítania a zapisovací vstup spojený so vstupom přenosu nadol a najvyššej váhe kaskády počítadiel, že kombinačný logický obvod má jeden vstup spojený s priamym výstupom preklápacieho obvodu, druhý vstup spojený s invertovaným výstupom preklápacieho obvodu, třetí vstup spojený s vonkajším riadiacim vstupom směru počítania a štvrtý vstup spojený s vonkajším vstupom počítaných impulzov, že kombinačný logický obvod má jeden výstup spojený s prvým vstupom počítania impulzov kaskády integrovaných počítadiel a druhý výstup spojený s druhým vstupom počítania impulzov kaskády integrovaných počítadiel, že údajový výstup je tvořený údajovými výstupmi kaskády počítadiel a priamym výstupom preklápacieho obvodu.The above drawback is overcome by the connection of a counter-size pulse counter according to the present invention comprising an assembly of one or more integrated counter counters, a sum logic, a flip-flop, and a combination logic circuit connected so that a cascade of different-weight counters. the data outputs have reset inputs associated with the output of the sum logic member, that the sum logic member has one input with the output downstream of the highest weight of the cascade of counters and a second output connected to the external reset input that the flip circuit has a data input connected to the external direction control input and a write-in input associated with the downstream input and the highest weight of the cascade counter, that the combinational logic circuit has one input associated with the direct output of the flip-flop, the other input associated with the inverted output. a flip-flop, a third input coupled to an outside counting direction control input and a fourth input coupled to an outside counting input that the combining logic circuit has one output coupled to a first pulse counting input of the integrated counter cascade and a second output coupled to a second pulse counting input of the integrated cascade counting counter, that the data output is formed by the data outputs of the counter cascade and the direct output of the flip-flop.

Spojením údajového vstupu preklápacieho obvodu s vonkajším riadiacim vstupom směru počítania a zapisovacieho vstupu preklápacieho obvodu s výstupom přenosu nadol integrovaného počítadla s najvyššou váhou v kaskádě, sa dosahuje skutočnosť, že stav preklápacieho obvodu zodpovedá znamienku napočítaného údaja.By combining the flip-flop data input with the outer count direction control input and flip-flop write input with the downlink integrated counter output with the highest weight in the cascade, the flip-flop state corresponds to the counted sign.

Ďalej spojením vstupov počítania impulzov kaskády integrovaných počítadiel s výstupmi kombinačného logického obvodu, ktorého dva vstupy sú spojené s výstupmi preklápacieho obvodu a jeden vstup spojený s vonkajším riadiacim vstupom směru počítania, sa dosahuje také riadenie vnútorného směru počítania impulzov v kaskádě integrovaných počítadiel, že údajové výstupy integrovaných počítadiel zodpovedajú rozdielu poČtov impulzov počítaných v smeroch dopředu a dozadu, v priamom kóde, nezávisle na tom, ktorý z celkových počtov impulzov je vyšší.Further, by combining the pulse counting inputs of the integrated counter cascade with the outputs of the combinational logic circuit, two inputs of which are coupled to the flip-flop outputs and one input connected to an external counting direction control input, control of the internal pulse counting direction in the integrated counting cascade is achieved that the data outputs The integrated counters correspond to the difference in the number of pulses counted in the forward and backward directions, in direct code, regardless of which of the total number of pulses is higher.

Celkove v zapojení podlá vynálezu, stavy na priamom výstupe preklápacieho obvodu a na údajových výstupoch integrovaných počítadiel v kaskádě zodpovedajú kladným, alebo záporným číslam v priamom kóde, bez použitia zvláštneho prevodníka kódu. Na detekciu přechodu počítadla cez nulový stav sa přitom využívá vnútorná logická štruktúra samotných integrovaných počítadiel .Overall, in the circuit according to the invention, the states on the direct output of the flip-flop and on the data outputs of the integrated counters in cascade correspond to the positive or negative numbers in the direct code, without the use of a separate code converter. The internal logic structure of the integrated counters themselves is used to detect the counter crossing over the zero state.

Na připojených výkresoch je uvedené zapojenie vratného počítadla podlá vynálezu; na obr.The accompanying drawings show a circuit counter of the invention; FIG.

je uvedená principiálna schéma počítadla a na obr. 2 je znázorněný příklad konkrétnej realizácie dekadického vratného počítadla. Zapojenie na obr. 1 pozostáva z kaskády _1_ integrovaných vratných počítadiel 1 1 až J_n, súčtového logického člena 2^, z preklápacieho obvodu 3_ a z kombinačného logického obvodu Stav na výstupe preklápacieho obvodu 3_ spolu so stavmi na údajových výstupoch integrovaných počítadiel v kaskádě J_ vyjadrujú číslo v tvare znamienko - velkosti v priamom kóde. Každý z impulzov privádzaných na vonkajší vstup I_ spósobí změnu stavov .počítadla, ktorá zodpovedá zvačšeniu alebo zmenšeniu čísla o jednotku. Vnútorný směr počítania impulzov v kaskádě J_ počítadiel je riadený kombinačnýra logickým obvodom 4_.is a schematic diagram of a counter, and FIG. 2 shows an example of a particular embodiment of a decadic counter. The wiring in FIG. 1 consists of a cascade 1 of integrated return counters 11 to 11, a sum logic element 2, a flip-flop 3 and a combinational logic circuit size in direct code. Each of the pulses applied to the external input 1 causes a change in the counter states corresponding to an increase or decrease of the number by one. The internal pulse count direction in the counter cascade 7 is controlled by the combiner logic circuit 4.

Ak sú algebraické významy, priradené logickým stavom na vonkajšom riadiacom vstupe P směru počítania a na priamom výstupe ji preklápacieho obvodu 2» súhlasné, určuje kombinaČný logický obvod vnútorný směr počítania dopředu; ak sú uvedené algebraické významy nesúhlasné, vnútorný směr počítania je dozadu”. Pri každom dosiahnutí nulového stavu kaskády 1 počítadiel pri vnútornom smere počítania dozadu, sa do preklápacieho obvodu 3 zapíše logická hodnota úrovně na vonkajšom riadiacom vstupe _P směru počítania. Stav preklápacieho obvodu zodpovedá znamienku celkového údaja napočítaných impulzov.If the algebraic meanings assigned to the logical states at the outer count direction control input P and at the direct output of the flip-flop circuit 2 are equal, the combination logic determines the inner count direction forward; if the given algebraic meanings are inconsistent, the inner direction of counting is backward ”. Each time the counter cascade 1 reaches zero in the internal counting direction backward, the logic level value at the external counting control input P is written to the flip-flop 3. The state of the flip-flop corresponds to the sign of the total count of the counted pulses.

Každý z integrovaných dekadických vratných synchrónnych počítadiel 11 až 1n v příklade konkrétnej realizácie počítadla na obr. 2, má údajové výstupy A, B, D s váhami odstupňovanými v pomere dekadických číslic 1:2:4:8, ďalej vstup R asynchronneho nulovania, vstup F počítania dopředu, vstup G počítania dozadu, výstup CA přenosu nahor, výstup BO přenosu nadol. Stavy na údajových výstupoch A, B, C, J3 integrovaných počítadiel predstavujú desíatkové číslice 0 až 9, kódované v binárno-dekadickom kóde 1248. Výstup přenosu nahor je riadený vstupom počítania dopředu, výstup přenosu nadol je riadený vstupom počítania dozadu.Each of the integrated decadic counter synchronous counters 11 to 1n in the exemplary embodiment of the counter in FIG. 2, has data outputs A, B, D with weights scaled in 1: 2: 4: 8 decimal numbers, asynchronous reset input R, forward count input F, reverse count input G, up transmission CA output, down transmission BO output . The states on the data outputs A, B, C, J3 of the integrated counters are decimal digits 0 to 9, coded in binary decimal code 1248. The upward transmission output is controlled by the forward count input, the downward transmission output is controlled by the count back input.

Na výstupe přenosu nadol sa objaví impulz, keď vstup počítania dozadu má tú logická úroveň, ktorej nasledujúca změna spósobí změnu stavu počítadla: 0 -* 9. Na výstupe přenosu nahor sa objaví impulz, keď vstup počítania dopředu má takú logickú úroveň, ktorej najbližšia změna pósobí přechod stavu počítadla '*9 0. Vnútorné usporiadanie integrovaného počítadla móže byť také, že sa jeho stav mění pri zmene logická 0 na logická 1 na jednom z jeho vstupov počítania, zatial čo na jeho druhý vstup počítania je přivedená logická 1. Výstup přenosu nahor je v tomto případe realizovaný funkciou:A downward transmission output occurs when the count back input has the logical level whose next change causes the counter state to change: 0 - * 9. An upward transmission output occurs when the forward count input has the logical level whose nearest change The internal arrangement of the integrated counter may be such that its state changes when logic 0 is changed to logic 1 on one of its counting inputs, whereas its second counting input is supplied with logic 1. Transmission output up in this case is realized by the function:

CA = A.D.F , kde F je vstup počítania dopředu. Výstup přenosu nadol je realizovaný funkciou:CA = A.D.F, where F is the counting input forward. The output of down transmission is realized by the function:

BO = A.B.C.D.G kde G je vstup počítania dozadu. Nulový počiatočný stav počítadla sa nastavuje přivedením logickej I na nulovací vstup R. Funkcia nulovania je asynchrónna a nezávislá na stave vstupov poč i tan ia.BO = A.B.C.D.G where G is the count back input. The zero initial state of the counter is set by applying logic I to the reset input R. The reset function is asynchronous and independent of the state of the computer inputs.

Kaskáda počítadiel _1_ obsahuje n integrovaných vratných synchrónnych dekadických počítadiel s uvedenými vlastnosťami s kapacitou jednej dekády. Vstup počítania dopředu každého počítadla je přitom spojený s výstupom přenos nahor a vstup počítania dozadu je spojený s výstupom přenos nadol toho počítadla, ktorému zodpovedá najbližšia nižšia dekadická váha. Počítacími vstupmi kaskády sá počítacie vstupy integrovaného počítadLa s najnižšou dekadickou váhou. Výstup B přenos nadol počítadla s najvyššou váhou v kaskádě realizuje logická funkciu:The counter cascade 11 comprises n integrated reversible synchronous decadic counters with said one decade capacity. The counting input of each counter is associated with an upward transmission output and the counting input of backward is associated with a downlink output of the counter corresponding to the nearest lower decimal weight. The counting inputs of the cascade are the counting inputs of the integrated counter with the lowest decimal weight. Output B the downlink counter with the highest weight in the cascade realizes the logic function:

kde Z je logická premenná, ktorá má hodnotu logická 1, ak je stav všetkých počítadiel v kaskádě nulový. Výstup B_^ přenos nadol kaskády J_ je spojený so zapisovacím vstupom p r e kl. ápac i e ho obvodu 3. Přitom údajový vstup preklápacieho obvodu 21 je spojený s vonkajším r í a d í a c. i m vstupom P směru počítania. Pre priamy výstup S preklápacieho obvodu 3 platí vzřali:where Z is a logic variable that has a value of logic 1 if the state of all the counters in the cascade is zero. The downstream output B1 of the cascade 1 is coupled to a write input p1 through K1. In this case, the data input of the flip-flop 21 is connected to the outer r and d and c. i m input of count direction P. For direct output S of flip-flop 3 applies:

S / k + 1 i - BS / k + 1 i - B

P -i- B . S / k / , kde lc označuje okamžik, kedy má stav na výstupe B^ hodnotu log. ”0.P -i- B. S / k /, where lc denotes the moment when the state at output B ^ is log. "0th

Výstupy a _S preklápacieho obvodu _3 a tiež vonkajší riadiaci vstup P směru počítania sú spojené so vstupná kombinačného logického obvodu 4. Kombinačný logický obvod 4 má ďalej vonkajší vstup I_ počítaných impulzov. Impulzy privádzané na vstup _I sa prenášajú na vstup _F_q počítania dopředu, alebo na vstup Bo počítania dozadu kaskády podlá vztahovíThe outputs a of the flip-flop circuit 3 and also the external control input P of the count direction are connected to the input of the combination logic circuit 4. The combination logic circuit 4 further has an external counted pulse input 7. The pulses applied to input _I are transmitted to input _F _{q of the} counting forward or to the input Bo of counting backward of the cascade according to

PrepremennéF, Bpri. tom platí:Pre-variable F, Bpri. this applies:

F ~ S . P f S . PF ~ S. P f S. P

B 7 S.P + S.PB 7 S.P + S.P

Logickému stavu na vonkajšom riadiacom vstupe P je přitom príradený vonkajší směr počitania tak, že logickíí 1 na tomto vstupe zodpovedá směru počítania dopředu a logická 0 zodpovedá směru počítania dozadu. Logickému stavu na priamom výstupe S preklápacieho obvodu 3 je príradený význam znamienka výstupného údaja tak, že logická ¹¹ 1 na tomto výstupe zodpovedá znamienku plus a logická 0 zodpovedá znamienku mínus.In this case, an external counting direction is assigned to the logic state at the external control input P, so that the logic 1 at that input corresponds to the counting direction forward and the logical 0 corresponds to the counting direction backward. The logic state on the direct output S of the flip-flop 3 is assigned the meaning of the output data sign so that the logic ¹¹ on this output corresponds to the plus sign and the logical 0 corresponds to the minus sign.

Nulovanie. kaskády počítadíel je asynchronně, přivedením logickej 1 na spojení nulovacie vstupy R jednotlivých integrovaných počítadíel. Pre funkciu nulovania kaskády platí:Reset. Cascade counter is asynchronous, by bringing logic 1 to the connection the reset inputs R of the individual integrated counters. For the cascade reset function:

R = Ř? + B~~ nR = Ø? + B ~~ n

Funkcia nulovania prostredníctvom spoločného vonkajšieho nulovacieho vstupu Β.θ je přitom nezávislá od stavu kaskády.The reset function via the common external reset input θ.θ is independent of the cascade status.

Vonkajšie nulovanie s.” riadi logickým stavom na vstupe R^ tak, že pri log. 0 na tomto vstupe sa kaskáda integrovaných počítadíel nuluje a pri log. 1 je nulovanie neaktivně. Kaskáda integrovaných počítadíel je ďalej nulovaná aj systematicky - v okamihoch, keď sa pri vnútornom smere počítania dozadu objaví impulz logická 0 na výstupe přenos nadol s najvysšou váhou. Systematické nulovanie přitom zabraňuje nežiadúcemu přechodu stavu kaskády 00...0External reset s. ”Controls the logic state at input R ^ so that at log. 0 on this input, the cascade of integrated counters is reset and at log. 1, zeroing is inactive. Furthermore, the cascade of integrated counters is also zeroed systematically - at the moment when a logical 0 pulse in the backward counting direction occurs at the output with the highest weight. Systematic zeroing prevents an undesirable transition of the cascade state 00 ... 0

--99...9 vplyvom asynchronně] změny stavu logická 0 na logíc.kú 1 na vstupe Bo počítania dozadu. Po vonkajšom vynulovaní kaskády _1_, sa s príchodom najbližšieho impulzu logické 1 na vonkajší vstup 1 počítania impulzov, samočinné nastaví počiatočný stav preklápacieho obvodu _3 tak, že zodpovedá logickému stavu na vonkajšom vstupe P.--99 ... 9 due to asynchronous] state change logic 0 to logic. After external reset of cascade 1, with the arrival of the closest pulse logic 1 to the external pulse counting input 1, the initial state of the flip-over circuit 3 is automatically set to correspond to the logical state at the external input P.

V příklade zapojenia podlá vynálezu, uvedenom na obr. 2, je znázorněný konkrétny spósob realizácie logických funkcií podlá uvedených vzťahov. Preklápací obvod 3 s funkciou S /k+1 / na priamom výstupe, pozostáva zo štyroch súčinových logických členov 3 3 , 3 4 , 35 , 36 a z dvoch logických členov s funkciou ínverzia 3 1 , 32. Logické funkcie F, B, F , Βθ sú realiované štvorstupňovým kombinačným logickým obvodom _4 , pozostávajúcím zo štyroch súčinových logických členov z jedného súčtového logického člena a z jedného logického člena s funkciou ínverzia. Logická funkcia F- je realizovaná v prvých dvou stupňoch obvodu _4 pomocou súčinových členov 4 1 , 42 a súčtového člena 4 3. Logická funkcia B je realizovaná v treťom stupni obvodu 4 pomocou logického člena 44 s funkciou ínverzia a logické funkcie F , Βθ sú realizované vo štvrtom stupni obvodu _4 pomocou súčinových členov 45 a 46. Funkciu R nulovania realizuje súčtový člen 21.In the exemplary embodiment of the invention shown in FIG. 2, a particular way of realizing logic functions according to the above relationships is shown. The flip-flop 3 with S / k + 1 / function on direct output consists of four product logic elements 3 3, 3 4, 35, 36 and two logic elements with inversion function 3 1, 32. Logic functions F, B, F, Súθ are realized by a four-stage combinational logic circuit 4, consisting of four product logic elements of one sum logic element and one logic element with the inverse function. The logic function F- is implemented in the first two stages of the circuit 4 by means of the product members 41, 42 and the summation member 4. The logic function B is realized in the third stage of the circuit 4 by the logic member 44 with the inversion function. in the fourth stage of the circuit 4 by means of the product members 45 and 46. The reset function R is performed by the adder 21.

Z uvedeného opisu a zo zápisov logických funkcií vyplývá konkrétné zapojenie vratného dekadického počítadla s výstupom v tvare znamienko - velkosti na obr. 2.The above description and logs of the logic functions imply a specific connection of the reversible decadic counter with the sign-size output in FIG. Second

Význam zapojenia vratného počítadla podlá vynálezu spočívá najma v tom, že stav počítadla sa mění v priamom kóde pri lubovolnom znamienku výstupného údaja a pri lubovolnom smere po210787The importance of the connection of the reversing counter according to the invention lies in the fact that the status of the counter changes in direct code at any sign of the output data and in any direction po210787

A čítania. Tým sa umožňuje priame spojenie výstupov počítadla so vstupmi zariadení, ktoré vyžadujú oddělené informácie o znamienku a o absolútnej hodnotě údaja. Priame spojenie výstupov počítadla podlá vynálezu so vstupmi takýchto zariadení umožňuje vylúčiú potřebu prevodníka doplňkového kódu na priamy kód. Přitom celkový počet logických členov potřebných na realizáciu počítadla podlá vynálezu je menší ako súhrnný počet logických členov potřebných na realizáciu jednoduchého vratného počítadla s rovnakou kapacitou a prevodníka doplňkového kódu na priamy kod. Úspora logických členov sa zvýrazňuje so vzrastajúcou kapacitou počítadla. Výhodou zapojenia vratného počítadla podlá vynálezu je aj to, že pri jeho nulovom stave sa automaticky nastavuje stav preklápacieho obvodu a tým sa zaručuje správnost znamienka výstupného údaja pri lubovolných změnách logického stavu na vonkajšom riadiacora vstupe směru počítania. Na potrebnú detekciu nulového stavu počítadla sú využité vnútorné obvody integrovaných pocítadiel v kaskádě, Čím sa zložitost zapojenia ďalej znižuje.And reading. This allows the counter outputs to be directly coupled to the inputs of devices that require separate sign and absolute value information. The direct connection of the counter outputs of the invention to the inputs of such devices makes it possible to eliminate the need for an additional code converter to direct code. The total number of logic elements required to realize a counter according to the invention is less than the total number of logical elements required to realize a simple return counter with the same capacity and a converter of the additional code to direct code. Logical member savings are enhanced as the counter capacity increases. An advantage of wiring the reversing counter according to the invention is also that in its zero state the state of the flip-flop is automatically set and thus the correctness of the sign of the output data is ensured during any changes of logical state on the external input direction controller. The internal circuitry of the integrated counters in the cascade is used to detect the counter zero, thus further reducing the complexity of the wiring.

Zapojenie počítadla podlá vynálezu má význam a použitie všade tam, kde je potřebné počítat impulzy s vyjádřením znamienka. Zvláštny význam má zapojenie dekadíckého vratného počítadla podlá vynálezu, s použitím v zariadeniach číslicovej meracej techniky, ktoré pracujú s číslicovou integráciou meraných veličin a so zobrazením na zobrazovacej jednotke.The connection of the counter according to the invention has the meaning and use wherever it is necessary to count the pulses with the sign. Of particular importance is the wiring of the decade counter counter of the invention, used in digital measuring devices that operate with the digital integration of the measured quantities and with the display on the display unit.

Ďalšie možné použitie je pre automatickú číslicovú korekciu nulovej nesymetrie anológovo-čís1 icových prevodníkov integračného typu.Another possible use is for automatic digital correction of zero asymmetry of anologic-to-digital converters of the integration type.

Claims

210787 A reading. This allows direct connection of the counter outputs to the device inputs, which require separate sign information and the absolute value of the data. The direct connection of the output counter according to the invention to the inputs of such devices makes it possible to exclude the need for a conversion code to a direct code. In doing so, the total number of logical members required to implement the counter according to the invention is less than the aggregate number of logical members needed to implement a single counter with the same capacity and the transducer of the direct code. The advantage of wiring the return counter according to the invention is also that at its zero state, the state of the flip-flop is automatically set and thus the accuracy of the sign of the output data is guaranteed when any changes in the logic state on the outside are ensured. the direction of input of the counting direction. The cascade integrated circuits of the integrated counters are used to detect the counter zero state, thereby further destroying the wiring. The connection of the counter according to the invention has meaning and use wherever it is necessary to calculate sign pulses. Of particular interest is the connection of a decade return counter according to the invention, using in digital measuring equipment devices that operate with digital integration of the measured quantities and with display on the display unit. Another possible application is for automatic numerical correction of the zero-type unbalance of the integer-type converters. SUBJECT SUBJECT CONNECTION The return pulse counter with the sign-size output is characterized in that the cascade (1) of the computers with a different data output weight has a common zero-input (R) associated with the sum-logic output (2), where the sum logic (2) has one input coupled to the output / BZ "downward transmission" of the highest cascade weight (1) of the computer and the second input coupled to the external zeroing input (R 1), while the flip circuit (3) has the data input associated with the outer control input / P / count direction and the write input associated with the output / Bn / "downlink transmission" of the highest cascade weight (1) of the computers and the combination logic circuit (4) has one input associated with the direct output / S / flip-flop -du / 3 /, the second input connected to the inverted output / S / flip-flop (3), the third input connected to the external control input / P / the count direction and the fourth input coupled to an external input / 1Z of counted pulses while one output is coupled to a first input / Fq / cascade counting counts / 1 / counters, and a second output is coupled to a second / cascade counting input / θ / count / 1 / counters where data the output consists of data outputs of the cascade (1) counters and the direct output (S) of the flip-flop (3).

2 sheets of Severogralia drawings. n. p. race 7. Most 1